数字电路课件第4章.ppt

第 4 章　组合逻辑电路 ;主要要求： ;　　指任一时刻的输出只取决于同一时刻输入状态的组合，而与电路原有的状态无关的电路。 ;组合逻辑电路的逻辑功能特点： ;主要要求：;4.2.1 组合逻辑电路的分析;输 出;0;　　由 Si 表达式可知，当输入有奇数个 1 时，Si = 1，否则 Si = 0。;[例] 分析下图电路的逻辑功能。;4.2.2 组合逻辑电路的设计 ;　　设 三个阀门为 A、B、C ，其开通时取值为 1，关闭时取值为 0；输出为 Y ，发出正常工作信号时为 1 ，否则为 0 。由此得真值表如右。;(3)根据输出逻辑式画逻辑图;1; ;【例4-3】;真值表:;分析:;【例4-4】;(1)根据电路图写出输出涵数;(2)根据逻辑表达式列真值表;(2)判断电路的逻辑功能; 【例4-8】用门电路设计一个将8421 BCD码转换为余3码的变换电路。  解：  ① 分析题意， 列真值表。  该电路输入为8421 BCD码，输出为余3码，因此它是一个四输入、四输出的码制变换电路。 列出真值表。 由于8421 BCD码不会出现1010~1111这六种状态， 因此把它视为无关项。 ;真值表 ;图 4 – 7 例4 - 4框图及K图 ; ② 选择器件，写出输出函数表达式。  题目没有具体指定用哪一种门电路，因此可以从门电路的数量、种类、速度等方面综合折衷考虑，选择最佳方案。;③ 画逻辑电路。;主要要求： ;　　Half Adder，简称 HA。它只将两个 1 位二进制数相加，而不考虑低位来的进位。;　　Full Adder，简称FA。能将本位的两个二进制数和邻低位来的进位数进行相加。;实现多位二进制数加法运算的电路;串行进位加法器举例;超前进位加法器举例：CT74LS283;[例] 试用 4 位加法器 CT74LS283 设计一个 8421BCD 码转换为余 3 BCD 码输出的电路。 ;主要要求： ;编码 ;4.4.1 二进制编码器;(2) 根据功能表写出输出逻辑函数表达式;4.4.2 二－十进制编码器;I1;4.4.3 优先编码器 (即 Priority Encoder) ;CC74HC147;0;　　被编信号优先级别从高到低依次为 I9、I8、I7、I6、I5、  I4、I3、I2、I1、I0。;4.5　译码器与数据分配器;译码是编码的逆过程。 ;解：;1;CT74LS138;0;　　将输入的 10 组 4 位二 - 十进制代码翻译成 0 ~ 9 十个对应信号输出的逻辑电路。;1;a;一、七段半导体数码显示器(LED) ;DP;COM;主要优点：字形清晰、工作电压低、体积小、可靠 性高、响应速度快、寿命长和亮度高等。 ;4 线 – 七段译码器/驱动器 CC14547的逻辑功能示意图;4 线- 七段译码器/驱动器CC14547功能表;一、 用译码器设计组合逻辑电路;由于有 A、B、C 三个变量，故选用 3 线 - 8 线译码器。 ;A;[例] 试用 3 线–8 线译码器 CT74LS138 和门电路设计一个多输出组合逻辑电路，其输出逻辑函数式为;(2)将输出逻辑函数Y1、Y2、Y3 和 CT74LS138 的输出表达式进行比较。设 A=A2、 B = A1、C = A0，因此，将函数式变换为;CT74LS138(1);CT74LS138 组成的 4 线 – 16 线译码器工作原理 ;数据分配器: 根据地址信号的要求，将一路输入数据 分配到指定输出通道上去的逻辑电路。;1—4 DEMUX功能表 ;1—4 DEMUX的逻辑符号;如果将2-4译码器的使能端E用作数据输入端D 则2—4译码器的输出可写成 ;图 4 – 30 用译码器实现DEMUX ;数据分配器举例;主要要求：;　　数据选择器的输入信号个数 N 与地址码个数 n 的关系为N = 2n常用 2 选 1、4 选 1、8 选 1和 16 选 1 等数据选择器。 ;解：;(2) 根据功能表写出输出逻辑函数表达式;双 4 选 1 数据选择器 CC74HC153;1; CC74HC153 数据选择器输出函数式;4.6.2 8 选 1 数据选择器 ;CC74HCT151;CC74HCT151 输出函数表达式;例如 4 选 1 数据选择器的输出Y = m0 D0 + m1 D1+ m2 D2+ m3 D3 。 　　 当 D0 = D1 = D2 = D3 = 1 时，Y = m0 + m1+ m2 + m3 。;(2)写出逻辑函数的最小项表达式;CC74HCT151;