数字电路与逻辑设计考试试卷.docVIP

《数字电路与逻辑设计1. 十进制数24.36对应的8421BCD码为 。 2. . 要构成×16位的RAM，需要片×8 位的RAM芯片，需_ __根地址线。. 避免竞争冒险的常用方法为引入选通脉冲、 以及 。 5. CMOS多余输入端不能 处理。 6. 在施密特触发器、单稳态触发器和 多谐振荡器中，有两个稳定状态的是 ，没有稳定状态的是 。 二、计算画图题（每题6分，共18分） 用公式法化简函数以及反函数、 对偶函数的最小项表达式。 3. 已知主从JK 触发器输入端J、K 和CP 的电压波形如图1所示，试画出Q端对应的电 压波形。设触发器的初始状态为0。 图1 三、分析题（每题12分，共24分） 分析图2中所示时序电路的逻辑功能。要求分别给出驱动方程，状态转移方程，输 出方程，并列出状态转移表。 图2 2. 分析图3所示由集成4位二进制计数器74LS161和集成2线-4线译码器构成的电路。设时钟频率fcp = 90KHZ，说明当译码器的地址输入AB分别为00、01、10、11时，74LS161的输出频率f各是多少？下面给出了74LS161的功能表。 图3