Delta-Sigma(Σ-Δ) AD转换器原理及PSPICE仿真.pdfVIP

Delta­Sigma AD 转换器原理 及 PSPICE 仿真 作者：陈拓 2011年1月5日  chentuo@  概述 Delta­Sigma 或Σ­Δ模数转换器具有高分辨率、高集成度、成本低和使用方便的特点， 近年来得到广泛的应用。特别是Σ­Δ ADC 易于用 FPGA 实现，逻辑电路可以完全集成在  FPGA 内部，只需要很少的外围器件，使 FPGA 能直接进行混合信号处理，由于 FPGA可扩 展和可重配置的特性，特别适合做产品研发和需要多个 AD 转换器的场合。 本文通过 PSPICE 仿真介绍Σ­Δ模数转换器的工作原理。为便于理解原理本文中只有 原理性的描述，没有高深的数学推导。  Delta­Sigma 即大写的希腊字母Σ­Δ。在数学和物理学中，大写的希腊字母德尔塔 delta  (Δ)代表差或变化，大写的希腊字母西格玛 sigma (Σ)代表求和。有时称其为 Sigma­Delta，或 Σ­Δ。 在 Δ ­ Σ 转换器中，模拟输入电压信号被连接到一个积分器的输入端。在输出端对应输 入大小产生一个电压变化率，或者斜坡。然后用比较器将该斜坡电压与地电位 （0V）进行比 较。比较器的行为就像 1 位 AD 转换器，根据积分器的输出是正或负产生 1 位的输出 （ “高” 或“低” ）。比较器的输出通过一个以很高频率时钟驱动的 D 触发器被锁存，并且反馈到积 分器的另一个输入通道，向 0V 方向趋势驱动积分器。基本电路如下： 最左边的运放是积分器。积分器馈入的下一个运放是比较器，或 1位 AD 转换器。接下 来是 D 触发器，在每个时钟脉冲锁存比较器的输出，发送“高”或“低”信号到电路顶部 的下一个比较器。最后这个比较器用于转换信号极性，将触发器的 0V/5V 逻辑电平输出转 换到+V/­V 电压信号再反馈到积分器。 1  工作原理 电路的工作原理如下： 如果积分器输出是正，第一次比较器将输出一个 “高”信号给触发器的 D 输入。在下 一个时钟脉冲， “高”信号将从 Q 线输出到最后一个比较器的放大器输入。最上面的那个比 较器将看见一个输入电压大于 1/2 +V的阈值电压，它向正方向饱和，发送一个满+V信号到 积分器的另一个输入端。这个+V 反馈信号向负方向驱动积分器输出。如果输出电压一直为 负，反馈环将发送一个矫正信号(­V)回到积分器的顶部输入，向正方向驱动它。这就是  delta­sigma 行为的概念：第一个比较器感知在积分器输出和 0V 电压之间的差(Δ)。积分器求 模拟输入信号与最上面比较器输出的和(Σ)。  PSPICE 仿真 下面我们用 PSPICE 仿真 Delta­SigmaADC。 本文使用 Capture CIS Lite Edition9.2 绘制电路图，用 PSpice Lite Version 9.2 仿真。 绘制电路图 先用 OrCAD Capture绘制电路图如下。 信号源采用 FREQ 100KHz 的正弦信号。偏移 VOFF=0，幅度先设置为 0VAMPL=0。 为方便起见图中所有的运算放大器都使用 uA741 模型，因为这个模型很容易找到，实 际项目中根据需要选用合适的运放。D 触发器使用 74LS74。在 Capture CIS Lite Edition9.2  和 PSpice Lite Version 9.2 中没有 74LS 系列的元件符号库 74ls.olb、也没有仿真库 74ls.lib， 可以从下面的网站下载：  http://power.teipat.gr/download/OrCad/OrCad%20Libraries/Library%20for%20Capture/PSPICE/  74LS 系列是低功耗肖特基型 TTL 器件，输入高电平最小为 2.0V，输入低电平最大为  0.8V；输出高电平最小位 2.7V，输出低电平最大为 0.5V。我们用 R3 和 R4 分压将 U2 的输 出电压转换为 0V~3.75V 电压，以适应 TTL 输入电平。74LS 模型只接受正电压作为电平信 号，所以我们可以不理会比较器 U2 的负电压输出。R6 和 R7 分压 15V 为 2.5V 作为参考电