VLSI电路与系统CHAP4P3.pptVIP

CHAPTRUE 4 PART 3 加法器 加法器 串行进位加法器 迭代电路（iterative circuit） 并行进位加法器 并行进位加法器 MSI算术逻辑单元 功能性组合电路设计实例 桶式移位器 简单浮点编码器 双优先级编码器 关模比较器 补码运算器与8421BCD加减法器 桶式移位器 具有n个数据输入和n个数据输出 控制输入：指定输入输出之间如何移动数据 （移位方向、移位类型、移动的位数） 设计一个简单16位桶式移位器（向左移位） 方案一：基本思路 方案一：利用74x151 方案一：利用74x151 方案二：基本思路 方案二：利用74x157 浮点编码器 双优先级编码器 关模比较器 输入：两个8位无符号二进制整数 X 和 Y 一个控制信号 M 输出：8位无符号二进制整数 Z 逻辑功能：M = 1，Z = min(X,Y) M = 0，Z = max(X,Y) 补码运算器 要求:有两以补码形式给出的数A、B，根据运算要求完成数A与数B的加减运算，结果以补码形式给出。 基本关系： [A+B]补=[A]补+[B]补 [A-B]补=[A]补+[-B]补 问题1：已知的是 [A]补及[B]补， 如何求得 [-A]补或[ -B]补 。 问题2：N_BIT的补码表示的数的范围是一定的，在运算过程中有可能产生运算溢出，如何能判定运算结果是否溢出？ 如果上述问题得到解决，补码运算即可用简单的加法运算予以完成。 8421BCD加减法器作为课程作业请同学完成 M M PQ_L S 0 0 0 1 1 0 1 1 S=0 ? Y=A S=1 ? Y=B 0 1 1 0 G S 1A~4A 1B~4B 74x157 1Y~4Y G S 1A~4A 1B~4B 74x157 1Y~4Y P7~0 Q7~0 74x682 P=Q PQ X[7:0] Y[7:0] Z[7:0] M=1，min(X,Y) M=0，max(X,Y) * * 半加器（half adder）和 全加器（full adder） 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 A B S CO 半加器真值表 相加的和：S = A’·B + A·B’ = A ? B 向高位的进位：CO = A·B 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 CI X Y S CO 全加器真值表 S CO X Y CI S = X ? Y ? CI X·Y 半加器（half adder）和 全加器（full adder） 0 0 1 0 0 1 1 1 CI XY 00 01 11 10 0 1 CO X·CI CO = + + Y·CI = X·Y + (X+Y)·CI 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 CI X Y S CO 全加器真值表 缺点：运算速度慢，有较大的传输延迟 tADD = tXYCout + (n-2)*tCinCout + tCinS X Y CI CO S X Y CI CO S X Y CI CO S X Y CI CO S C1 C2 C3 C4 C0 S0 S1 S2 S3 X0 Y0 X1 Y1 X2 Y2 X3 Y3 =0 —— 提高速度：并行加法器 Iterative：重复的, 反复的, [数]迭代的 PI CI CO PO PI CI CO PO PI CI CO PO C0 C1 C2 Cn PO0 PO1 POn-1 主 输 出 PI0 PI1 PIn-1 主 输 入 边 界 输 入 边 界 输 出 级联输出 X Y CI CO S X Y CI CO S X Y CI CO S