VLSICAD-2013习题课2.ppt

;IC的分类(四选一);集成电路的设计过程? 设计创意 + 仿真验证;4;5;6;高层次综合;集成电路设计流程;总体要求;最终版图数据;SOC和SOP、SIP;?全定制设计方法（Full custom design approach） ?门阵列设计方法（gate array(GA) design style） ?标准单元设计方法（Standard cell（SC） design method） ?积木块设计方法（Building Block Layout(BBL)） ?可编程逻辑器件设计方法(programmable logic device(PLD)) ?兼容设计方法 ?各种设计方法的比较 ?可测性设计技术;VLSI布图方法的比较;VLSI布图方法的比较（续）;结构化设计？ ;全定制电路的结构化设计特征？ ;逻辑综合过程; 工艺无关的优化（变换）主要有两个任务：逻辑分解与重构和逻辑（最小化）优化。通常对于从寄存器传输级描述语言中抽取出的逻辑，具有用户给定的、自然的多级逻辑网络形式。这个结构可能并不是最佳结构，因此需要对该结构进行分解（在某种结构评估的基础上进行，以避免破坏初始的最佳结构），展开为二级逻辑网络形式。另一方面，某些逻辑（如控制逻辑）常用真值表、布尔方程等二级逻辑网络形式描述，它并不具有初始结构。当完成逻辑分解后，就需进行逻辑重构，以找出最佳或近似最佳的多级逻辑网络结构。当完成逻辑重构后，即确定了多级网络结构。逻辑（最小化）优化则试图去优化变量函数、最小化变量个数并进一步改进结构。逻辑优化的关键在于使用不顾（ don’t-care ）项。; 当工艺无关的优化完成后，必须将优化结果映射到电路上。同时要考虑面积最且满足关键路径（ critical path ）上的延迟。 工艺映射通过从特定的工艺库中选取各种类型的门来完成电路的综合。它并不改变逻辑网络（电路）的结构，也不改变关键路径上的级数，仅通过选取实际设计的门来实现电路并满足各种约束。;逻辑综合过程中的工艺映射的概念。 ;高级综合流程（其二）;;;对于下图所示的数据流图，用“尽早调度”算法（ASAP)和“尽迟调度”算法（ALAP）对其进行调度，硬件约束为两个加法器。;+;Chapter 3 VLSI综合技术;逻辑划分: 将逻辑电路划分成功能块; 原则：功能块面积和端子数满足要求，使功能块数目或总的外连接数最小 布局规划：根据电路网表、估计芯片的大体面积和形状、各功能块的大体形状面积、功能块的数目、输入/输出数目等，对设计的电路进行物理划分和预布局。先进行初始规划（initialize floorplan），产生输入/输出行，单元区行以及布线网格等，然后进行行调整、芯片面积调整、布线网格调整，并进行预布局，初步确定各功能块的形状面积及相对位置、I/O位置以及芯片形状尺寸，而且可以从总体上考虑电源、地线、数据通道分布（datapath plan） 布局：按电路功能、性能、几何要求，放置各部件; 目标：芯片面积最小、性能优化. 优劣判断标准：连线总长度、布线均匀性 布线:满足工艺规则、布线层数限制、线宽、线间距限制和各线网可靠绝缘等，根据电路的连接关系进行连线，100%连通，使芯片面积最小 ;布线质量评价： 布通率100% 布线面积最小 布线总长度最小 通孔数少 布线均匀 ;;;;;; ; ;布线通道中轨道（track），主干（trunk），枝干（branch），曲干或狗腿（dogleg）。;布线通道中轨道（track），主干（trunk），枝干（branch），曲干或狗腿（dogleg）。;;集成电路布线时主要考虑哪些因素？ ;集成电路布线时输入、输出、目标？ ;Cost components: O Area (channel width) – min congestion in prev levels helped O Wire delays – timing minimization in previous levels O Number of layers (less layers ? less expensive) O Additional cost components: number of bends, vias ;Floorplanning versus Placement;Chapter 3 综合技术;Chapter 3 综合技术;Chapter 3 综合技术;Chapter 3 综合技术;;;1;布局规划用的“基本单元”、“元件”或“块”有哪些？ ; ;Which of the floorplans below is a slicing structure?