互连线电容提取技术-TsinghuaDesignAutomation.pdfVIP

计算机世界/2005 年/10 月/24 日/第B10 版 技术专题·EDA 互连线电容提取技术 清华大学计算机系 喻文健 随着超大规模集成（VLSI ）技术和深亚微米工艺的发展，集成电路中广泛存在宽度仅为深亚 微米量级且多层分布的金属互连线，这些互连线已不能近似为一种等电势连接，而需要考虑在电 路正常工作情况下它们之间的电磁耦合寄生效应（parasitic effect ）。并且，与晶体管等设备不同， 金属线互连线间的这种寄生效应随着集成电路特征尺寸的缩小和工作频率的增大而日益重要。 事实上，在当前的高性能集成电路设计中，互连线的寄生效应决定着电路的时延（delay ）、 可靠性和功耗等关键因素，对互连线的寄生效应进行有效建模和验证已成为当前VLSI 电路设计 流程中一个至关重要的环节。 一个典型的集成电路设计流程。可以看到，在版图设计和门级电路模拟之间有一个被称为“寄 生参数提取（parasitic extraction ）”的步骤，该步骤的任务就是用电容（capacitance ）、电阻（resistance ） 和电感（inductance ）等寄生电路元件来为互连线间的电磁耦合效应建模，从而进一步对整个电路 进行精确的模拟。互连寄生参数提取的主要任务是计算互连线的寄生电容、电阻和电感。在这三 个寄生参数中，电容最受关注，因为它在相当大的程度上影响着电路时延、功耗和信号完整性。 与此同时，互连线导体的电阻较易于计算，而电感效应只有在高频电路中才变得重要。因此，互 连线间寄生电容（简称“互连电容”，interconnect capacitance ）的计算──“互连电容提取”一直 是集成电路 EDA 中的一个重要问题，相关的各种技术在学术界和工业界都得到了普遍重视和应 用。 此外，工作频率的提高和硅材料工艺的进步使得微波集成电路与超大规模数字集成电路间的 差异越来越小，针对不同工艺和需求的互连寄生电容提取也就成了两个领域共同的研究课题。在 本文接下来的部分，我们将详细介绍互连电容提取的各种主要技术。 有关电容的背景 为了介绍集成电路中的互连电容提取技术，有必要先对一般的电容结构及其有关概念进行大 致的说明。 电容在电子设备中有着非常广泛的应用，它通常由两个相互绝缘的导体构成。在普通的VLSI 电路以及微波集成电路中，都存在着大量的互连金属线（interconnectmetal ），它们之间用二氧化 硅等介质进行绝缘。应该说，任何两根金属互连线之间都存在电容，并且它的大小体现了这两根 互连线间电磁寄生效应的强弱。而在另一方面，准确地计算出各个互连线之间的这种寄生电容则 对于电路性能分析尤为重要。 显示了一个 VLSI 集成电路中常见的交叉线（crossover ）互连结构，需要计算其中任意两个 导体间的耦合电容（couplingcapacitance ）。当前集成电路中的互连线是十分复杂的三维结构，因 此对这些互连线的电容效应进行建模并不是一件容易的事。一根互连线的电容往往由它的几何形 状、所处的环境，以及与底部衬底和周围互连线之间的距离等多种因素所决定。 通常在集成电路中，二氧化硅用于作为互连线之间的绝缘材料。现在也开始使用一些有更低 介电常数的其他材料，这样可以降低互连线间的耦合电容。一些集成电路中常用的绝缘介质材料 的相对介电常数，应当指出，空气的相对介电常数为1。 互连电容提取技术 集成电路技术的发展推动着电容提取技术从早期的一维提取方法，发展到二维提取方法、准 三维提取方法，现在学术界研究的主要是三维电容提取方法。电容提取技术的进展，使互连电容 第1 页 共6 页 提取的准确度不断提高，但计算规模的增大、工艺复杂度的增加等因素仍不断给互连电容提取技 术提出新的挑战。 一维和二维模型 从平行板电容器的计算公式可以看出，电容大小与两导体极板相对的重叠面积成正比，而与 它们之间的距离成反比。这一结论对于低精度的电容提取方法有重要的意义，很多一维的电容提 取模型都将实际问题加以简化近似，并结合平行板电容计算公式得到简单、有效的电容提取方法。 下面我们先以一个典型的传输线（transmissionline ）结构为例加以说明