- 1、本文档共98页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
Verilog语言与FPGA数字逻辑设计_TimeQuest_LogicLock_design-Partition应用
Verilog HDL与FPGA数字逻辑设计
TimeQuest LogicLock Design Partitions;报告组成;对听众要求;数字逻辑电路;组合电路:基本逻辑门;组合电路:基本逻辑门;组合电路:其他逻辑门;常用组合电路:译码器;输入;74138逻辑图;常用组合电路:数据选择器;常用组合电路:数据选择器;74153的1/2逻辑图;常用组合电路:加法器;常用组合电路:加法器;常用组合电路:加法器;常用组合电路:数值比较器;常用组合电路:数值比较器;竞争与冒险;“1”冒险:L=AA*;组合电路:小结;时序数字电路;触发器;同步/异步时序数字电路;同步/异步时序数字电路;流水线;Verilog HDL;Verilog代码风格;三态门;三态门;三态门;内部总线挂接;流水线;流水线;流水线;状态机;状态机:注意事项;状态机:注意事项;状态机;状态机:default;case与if-else;例1 :DSP写FPGA;例1 :DSP写FPGA;例1 :DSP写FPGA;例1 :DSP写FPGA;例2:时钟测脉宽;例2:时钟测脉宽;例3:default的含义;例3:default的含义;例3:default的含义;例4:同步的缺点——延时;例4:同步的缺点——延时;例5:竞争与冒险;例5:竞争与冒险;例5:竞争与冒险;小结;时序分析基础;时序分析基础;输入延时(Input Delay);输入延时(Input Delay);输入延时:练习;输出延时(Output Delay);伪路径(False Path);小结;参考资料;TimeQuest应用;TimeQuest应用;TimeQuest应用;TimeQuest应用;TimeQuest应用;TimeQuest应用;TimeQuest应用;TimeQuest应用;困扰设计者的问题
已经FGPA上测试成功的电路,在源代码不改变的情况下,仅仅修改别处的逻辑:如(1)添加其它模块、(2)改变管脚分配或(3)修改其它模块中的逻辑,编译后发现原来的电路性能大幅下降,甚至无法正常工作。
原因分析
逻辑发生改变后,适配器(Fitter)会对原来的布局布线结果进行调整,导致前后布局布线结果不同,影响了设计性能。
解决办法:
将测试成功逻辑的布局布线结果锁定,以后编译时适配器就不会修改原来的结果,保证性能不受其它逻辑变化的影响。
;LogicLock和Design Partitions的应用;LogicLock的功能:
在布局时,把逻辑模块(module)在FPGA内部所占用的面积的大小和位置都锁定。
Design Partitons:
在LogicLock固定布局的基础上,把模块布线的结果也固定。
问题:??局确定VS布局布线全确定:区别?
只固定布局,不固定布线,每次编译后电路的性能会由于布线结果的改变而不同,如速度下降或时序不满足。;LogicLock和Design Partitions的应用;LogicLock和Design Partitions的应用;(2)LogicLock区域的相关知识
;(2)LogicLock区域的相关知识
;(3)创建Design Partitions
;LogicLock和Design Partitions的应用;LogicLock和Design Partitions的应用;LogicLock和Design Partitions的应用;LogicLock和Design Partitions的应用;LogicLock和Design Partitions的应用;总结
在LogicLock中为逻辑模块创建LogicLock区域。
在Design Partitions中为逻辑模块创建Partition。
编译、测试。
测试成功后,在LogicLock中锁定布局区域。
在Design Partitions中锁定布线信息。
注意
Design Partitions最好和LogicLock配合使用,尽管不是必须这样做。
锁定太多的逻辑模块,会限制Fitter对逻辑进行优化的操作,需要权衡其中的利弊。
;LogicLock和Design Partitions的应用;LogicLock和Design Partitions的应用;LogicLock和Design Partitions的应用;LogicLock和Design Partitions的应用;LogicLock和Design Partitions的应用;LogicLock和Design Partitions的应用;LogicLock和Design Partitions的应用;Partitions的直接导入/导出;总结
LogicLock可以通过“反标注”的方式也可以实现布线信息的锁定,但不推荐这样做。
Log
您可能关注的文档
最近下载
- 2021-2022学年初中化学人教版九年级上册 4.4.4 有关相对分子质量的计算 同步习题.docx VIP
- 浙教版科学九年级上册化学方程式汇总复习.docx
- WWT 0050-2014 文物建筑维修基本材料+青瓦.pdf
- 砂浆作业指导书.doc
- TCI 313-2024 碳酸锂中碳酸锂含量测定 电位滴定法.pdf
- 垃圾填埋场飞灰安全填埋专区扩建及环境综合整治工程可行性研究报告.pdf
- (新课标)新冀人版小学科学五年级上册第五单元12课《火山》说课稿.docx
- 中国基层房颤中心认证标准(试行).PDF
- 快递行业研究框架:“战国”时代,静待改善.pdf
- 《指向高中历史核心素养的大单元教学设计研究》课题研究方案.doc
文档评论(0)