基于 BUFGMUX 与DCM 的FPGA 时钟电路设计.pdfVIP

基于BUFGMUX与DCM的FPGA时钟电路设计 宋 威，方穗明 （北京工业大学电子信息与控制工程学院，北京 100022 ） 摘要：和基于ASIC （专用集成电路）的时钟电路相比，基于FPGA （现场可编程门阵列） 的时钟电路有其自身的特点。FPGA 一般提供其专用时钟资源搭建时钟电路，相应的综合工 具也能够自动使用这些资源，但是针对于门控时钟和时钟分频电路，如果直接使用综合工具 自动处理的结果，会造成较大的时钟偏差。通过合理使用 DCM （数字时钟管理单元）和 BUFGMUX （全局时钟选择缓冲器）等FPGA 的特殊资源，手动搭建时钟电路，可以尽可 能地减少时钟偏差对电路时序的影响。 关键词：现场可编程门阵列；时钟；全局时钟选择缓冲器 在当前的数字集成电路设计当中,同步电路占了绝大部分。所谓同步电路，即电路当中 的所有寄存器由为数不多的几个全局时钟驱动，被相同钟信号驱动的寄存器共同组成一个时 钟域，并可认为同时钟域内所有寄存器的时钟沿同时到达。 然而，在实际电路当中，同时钟域内寄存器时钟沿的到达时间存在偏差，即时钟偏差。 通过合理的时钟设计，可以减少这种时钟偏差，使其相对时钟周期来说可以忽略不计，从而