基于￥93的高速数据发送板卡的CP53LD设计.pdf

2003年 11月 遥 测 遥 控 ·47 · 基于 $5933的高速数据发送板卡的CPLD设计 朱 强 赵亦工 (西安 电子科技大学模 式识别与智能控制研究所 西安 710071) 文 摘 讨论利 用PCI专用接 口芯片 $5933进行 PCI高速数据传输 的方法。简要介绍 PCI总线及 $5933的 内部结 构 ，对 $5933的 3种数据传输方式进行 简介 ，并通过 实际工作描述用 CPLD进行高速数据发送板卡 的逻辑控制设计 。 主题 词 PCI总线 $5933 可编程逻 辑 器件 FIFO 前 言 PCI总线具有的数据传输率极高、传输率与处理器无关、能支持多个外设等独特性能，越来越受到计算机厂 家和工程开发人员的青睐 。因此 ，基于 PCI总线 的数据采集和发送技术是高速数据采集和发送 的发展方 向，特别 是在雷达和卫星 图像数据 的大容量 、实 时性 的采集和 回放 中具有无与伦 比的优势 。本文所讨论 的基于 PCI总线 的高速数据传输板卡就是其典型 的应用模式 。 随着 PCI总线 的广泛应用 ，其接 口的开发设计就显得尤其重要 。 目前 ，适于开发 PCI总线接 口的芯片甚多， 本文只讨论 AMCC公司生产 的 $5933芯片。该芯片是一种功能强大、使用灵活的PCI控制专用芯片 ，用户只需利 用 CPLD来控制它提供 的相对简单 的用户端接 口，便无需考虑 PCI规范的复杂要求 ，因而大大缩短 了PCI板卡 的开发时 间。 1 $5933结构及数据传输方式 1．1 $5933内部结构 介绍 $5933芯片相 当于架在 PCI接 口和 ADD—ON接 口之 间的一座桥 ，数据在两个接 口之间传 输 。PCI接 口连接 着 PCI总线 ，帮助用户管理 PCI总线 。ADD一0N 接 口面 向用户 ，用可编程器件进行控制操作 。 $5933既可 以作 PCI目标设备 ，又可 以作 PCI主控设备 。能设置总线控制 的寄存器有 PCI总线控制寄存器 和 ADD—ON 总线控制寄存器两组 ，它们分别用来控制 PCI总线和ADD—ON 总线 的操作 。对于 CPLD设计而言， 可以操控 的只有 ADD—ON端 的寄存器 。这些寄存器均为 32位 ，具有 固定 的偏移地址 ，数据 的传输和控制都通过 它们来实现 。如 邮箱寄存器和 内部 FIFO可作为数据传输 的通道 ；又如控制 ／状态寄存器和中断寄存器则用于数 据传输控制 。可用 $5933用户端管腿 ADRE6：2]进行选择操作寄存器 ，通过 SELECT，WR，RD等信号管腿进行 读写操作 。内部 FIFO则可 以用 RDFIF0和 wRFIF0管腿进行直接读和写操作 。 1．2 $5933的数据传输方式 $5933为用户提供了邮箱方式 ，FIF0方式和PASSTHRU方式三种数据传输方式 。以下对这三种方式进行 介绍 。 1．2．1 邮箱方式 的数据传输 $5933有 8个 32位 邮箱寄存器 ，邮箱可用来在 ADD—ON和 PCI总线之 间传输命令和控制信息，ADD—ON 和 PCI方各有 4个输入邮箱和 4个输 出邮箱 。有两种方法可以监控邮箱 的状态 。PCI方和 ADD—ON方各有一个 邮箱状态寄存器显示 邮箱 内字节 的空 ／满状态 。也可 以对邮箱进行编程 ，使之 向PCI接 口或 ADD—ON接 口产生 中断 。每一方可 以有一个输入邮箱和一个输 出邮箱产生 中断 。这次的CPLD设计是主要用检测 中断的方法来传 递 32个 32位的参数 。 1．2．2 FIFO方式的数据传输 AMCC$5933内部有两个单 向FIF0：输 出FIFO和输入 FIF0，每个 FIF0容量为 32X8bit。$5933可 以通过 收稿 日期；2003—03—17 ·48· 基于 $5933的高速数据 发送板卡 的CPLD设计 第 24卷第 6期 它 的FIFO接 口在 PCI总线上进行 DMA 传输 。主机和用户 CPU 可 以通过访 问控制 寄存器 的方式来访 问FIFO。 用户 CPU 还可 以通过 WRFIFO#、RDFIFO#、WRFULL#、RDEMPTY#，BPCLK 这几个 引脚来直接读 写 FIFO。在设计