数字下变频技术的研究及其FPGA实现.pdfVIP

数字下变频技术的研究及其 FPGA 实现 彭辉生，陈永泰 武汉理工大学信息工程学院，湖北武汉（430070 ） E-mail：phs81@163.com 摘 要：数字下变频(DDC)是宽带中频软件无线电系统的核心技术之一。本文介绍了数字下 变频的原理，给出了一种适于FPGA 实现的数字下变频方式，讨论了DDC 中的关键部分数 字锁相环(DPLL)、数字滤波器(DF)和数控振荡器(NCO)的实现。 关键词：软件无线电，FPGA ，数字下变频，DPLL ，分布式算法 1. 引言 软件无线电是近几年在无线通信领域提出的一种新的通信系统体系结构,其基本思想是 以开发性、可扩展、结构最简单的硬件为通用平台,把尽可能多的通信功能用可升级、可替 换的软件来实现。宽带中频软件无线电系统是一种实用、易实现的软件无线电结构，ADC 转换器对中频模拟信号进行数字化以后为了减轻后续处理压力，通过数字下变频技术(DDC) 将高速数字信号变为基带信号，再把数据送给通用 DSP 或其他数字信号处理器进行处理。 数字下变频的实现可以用专用的芯片，比如HARRIS 公司的HSP50214B,GRAY-CHIP 公司 的GC1012 系列等,也可以用DSP 芯片或者参数化的ASIC 来实现,FPGA(现场可编程逻辑器 件)既继承了ASIC 的大规模、高集成度、高可靠性的优点,又克服ASIC 设计周期长、投资 大、灵活性差的缺点,与高速DSP 和参数化ASIC 的技术性能相比,具有体积小、功耗小、现 场可编程能力强的特点,所以用FPGA 实现DDC 有很好的前景。 2 ．数字下变频的基本原理和系统设计方法图 图1 是数字下变频的原理图， 图1 数字下变频原理 在图中可以看出DDC 可以分为两部分：一是乘法器和数字控制振荡器(NCO)产生本地载波 cos(ω t) ，sin(ω t) 。假设ω 为中频 60ＭＨ。二是低通滤波器和抽取器, 由于要提供本地 c c c 载波的相位ω ,还需要用与载波同步的数字锁相环DPLL 来锁定ω 。经过QPSK 调制的中 c c 频输入信号在两路乘法器中和本地载波相乘,然后通过低通滤波器滤去关于ω 的高频分量, c -1- 得到包含基带信息(调制信号) 的I，Q 信号,抽取器的目的是降低后续处理的信号速率。用自 底向上(bottom up)的设计方式,有了系统功能框图(图1),接着用VHDL 语言来分模块编写同步 环的各个功能模块,功能模块设计、调试完成后,将各模块连接起来再进行系统的调试,最后完 成整个系统的硬件设计。只要模块分得合适,各系统功能模块就易于用VHDL 实现。下面具 体讨论各个模块的数学模型和实现方法。[1] 3 ．数控振荡器(NCO)的实现 NCO 的目标是产生一个理想的正弦或余弦波cos(ω t) 。令ω = 2πf ，采样频率为 c c LO ⎡ f LO ⎤ f s ,则理想正弦波： s I cos ⎢2π ⋅ ⋅m ⎥ 。我们的方法是事先根据各个正弦波的相 ⎣ f s ⎦ 位计算好相位的正弦值,并按相位作为地址储存该相位地正弦值数值。ＤＤＣ工作时,用