东南大学Intel微处理器ch9剖析.ppt

CPU通过总线完成与存储器、I/O端口之间的操作，这些操作统称为总线操作。 数据总线 DB 控制总线 CB 地址总线 AB 存 储 器 I/O 接 口 输 入 设 备 I/O 接 口 输 出 设 备 CPU 总线周期 执行一个总线操作所需要的时间称为总线周期。 总线周期 一个基本的总线周期通常包含 4 个T状态， 按时间的先后顺序分别称为T1、T2、T3、T4 总线周期 T1 T2 T3 T4 CLK 总线周期 执行一条指令所需要的时间称为指令周期。 执行一条指令的时间: 是取指令、执行指令、取操作数、存放结果所需时间的总和(用所需的时钟周期数表示)。 例 : MOV BX, AX ;2个T周期 MUL BL ;70~77个T周期 无符号乘法 指令周期 不同指令的执行时间(即指令周期)是不同的; 同一类型的指令，由于操作数不同，指令周期也不同 例 MOV BX, AX 2个T周期 MUL BL 70~77个T周期 MOV [ BX ], AX 14个T周期 指令周期 例2 执行ADD [ BX ], AX 包含: （1) 取指令 存储器读周期 （2) 取 ( DS:BX )内存单元操作数 存储器读周期 （ 3) 存放结果到 ( DS:BX )内存单元 存储器写周期 例1 执行 MOV BX, AX 包含: 取指令 存储器读周期 执行指令的过程中，需从存储器或I/O端口读取或存放数据，故一个指令周期通常包含若干个总线周期。 指令周期 为实现某个操作，芯片上的引脚信号在时钟信号的统一控制下，按一定的时间顺序发出有效信号，这个时间顺序就是时序。 描述某一操作过程中，芯片/总线上有关引脚信号随时间发生变化的关系图，即时序图。 时序 时序图以时钟脉冲信号作为横坐标轴，表示时间顺序；时序图中左边出现的事件发生在右边之前。 时间 有 关 引 脚 信 号 T1 T2 T3 T4 A19~A0 D7~D0 ALE CLK MEMR 例 IBM PC/XT 总线上存储器读周期时序 时序图 存储器读周期 存储器写周期 I/O端口读周期时序 I/O端口写周期时序 * * * * * * * * * * * * * Title 9–1??PIN-OUTS AND THE PIN FUNCTIONS In this section, we explain the function and the multiple functions of each of the microprocessor’s pins. In addition, we discuss the DC characteristics to provide a basis for understanding the later sections on buffering and latching. * PINs * Minimum Mode Pins * Maximum Mode Pins 一、地址/数据复用线（AD0～AD15） 作为地址线时： 表示A0～A15 输出 作为数据线时： 表示D0～D15 双向 当8086工作于DMA时： 浮空状态 高阻 双向 三态 8086/8088的引脚信号 二、地址/状态复用线（A16/S3～A19/S6） 作为地址线时： 表示A16～A19 输出 作为状态指示时：（输出） S3、S4指示当前使用的段寄存器 S5指示IF S6始终保持低电平 输出 三态 当8086工作于DMA时： 浮空状态 高阻 S4 S3 当前使用的段寄存器 0 0 ES 0 1 SS 1 0 CS 1 1 DS 1.4 微处理器(Microprocessor) 8086/8088的引脚信号 三、控制总线 BHE 高8位数据总线允许信号 READY 准备就绪控制线 RESET 复位控制线 TEST 测试控制线 MN/MX 工作模式选择控制线 CLK 时钟脉冲输入线 INTR、NMI、INTA 中断请求/响应控制线 1.4 微处理器(Micropro