xs128中文资料.pdfVIP

飞思卡尔智能汽车竞赛 飞思卡尔智能汽车竞赛 飞飞思思卡卡尔尔智智能能汽汽车车竞竞赛赛 XS128 主要模块 XS128 主要模块 XXSS112288主主要要模模块块 实验指导书 实验指导书 实实验验指指导导书书 于喆 编写 于喆 编写 于于喆喆 编编写写 2009 年4 月 Ver：1.0 第一章 端口整合模块 第一章 端口整合模块 第第一一章章 端端口口整整合合模模块块 端口 A，B和K为通用I/O接口 端口 E 整合了IRQ，XIRQ中断输入 端口 T 整合了1个定时模块 端口 S 整合了2个SCI模块和1个SPI模块 端口 M 整合了1个MSCAN 端口 P 整合了 PWM 模块，同时可用作外部中断源输入 端口 H 和 J 为通用I/O接口，同时可用作外部中断源输入 端口 AD 整合了1个16位通道ATD模块 大部分I/O引脚可由相应的寄存器位来配置选择数据方向、驱动能力，使能 上拉或下拉式装置。 当用作通用IO 口时，所有的端口都有数据寄存器和数据方向寄存器。 对于端口T, S, M, P, H, 和 J 有基于每个针脚的上拉和下拉控制寄存器。 对于端口 AD 有基于每个针脚的上拉寄存器。 对于端口A、B、E 和 K，有一个基于端口的上拉控制寄存器。 对于端口T, S, M, P, H, J, 和 AD，有基于每个针脚的降额输出驱动控制寄 存器。 对于端口A, B, E, 和 K， 有一个基于端口的降额输出驱动控制寄存器。 对于端口S、M，有漏极开路（线或）控制寄存器。 对于端口P、H 和 J， 有基于每个针脚的中断标志寄存器。 纯通用IO端口共计有41个，分别是： PA[7:0] PB[7:0] PE[6:5] PE[3:2] PK[7,5:0] PM[7:6] PH[7:0] (带中断输入) PJ[7:6] (带中断输入) PJ[1:0] (带中断输入) 第二章 脉冲宽度调制模块 第二章 脉冲宽度调制模块 第第二二章章 脉脉冲冲宽宽度度调调制制模模块块 XS128具有8位8通道的PWM，相邻的两个通道可以级联组成16位的通道。 PWME： PWME： PPWWMMEE：： PWM通道使能寄存器。PWMEx=1将立即使能该通道PWM波形输出。 若两个通道级联组成一个16位通道，则低位通道（通道数大的）的使能寄 存器成为该级联通道的使能寄存器，高位通道（通道数小的）的使能寄存器 和高位的波形输出是无效的。 PWMPOL： PWMPOL： PPWWMMPPOOLL：： PWM极性寄存器。PPOLx=1，则该通道的周期初始输出为高电平，达 到占空比后变为低电平；相反，若PPOLx=0，则初始输出为低电平，达到 占空比后变为高电平。 PWMCLK： PWMCLK： PPWWMMCCLLKK：： PWM时钟源选择寄存器。0、1、4、5通道，PCLKx=0使用Clock A， PCLKx=1使用Clock SA；2、3、6、7通道，PCLKx=0使用Clock B，PCLKx=1 使用Clock SB。 Clock A、Clock B由下面的PWMPRCLK设置。 PWMPRCLK： PWMPRCLK： PPWWMMPPRRCCLLKK：： PWM预分频时钟源选择寄存器。 控制Clock A、Clock B的值。 PWMCAE： PWMCAE： PPWWMMCCAAEE：： PWM中心对齐使能寄存器。CAEx=1，该