计算机系统概述之操作系统教学讲座.pptVIP

* * 两级存储器的性能 命中(hit)——在快速的第一级存储器中找到了要存取的字。未找到被定义为未命中(miss)。 性能曲线——两级存储器的平均存取时间(average access time) T是命中率(hit ratio) H的线性函数。 局部性原理(principle of locality of reference)——在程序执行期间，处理器的指令访存和数据访存往往呈簇状。即位于被访问字附近的指令或数据，在近期被访问到的概率较大。 根据局部性原理，处理器的访存的命中率一般相当高。所以平均起来，大多数存储访问都是对第一级存储器的访问。即处理器的访存时间，接近于对高速的第一级存储器访问所需的时间。 性能曲线 1.6 高速缓存 高速缓存 (cache [memory]) 对操作系统不可见。 高速缓存与其他存储管理硬件相互影响。 虚拟存储的原理与高速缓存的类似。 处理器每执行一条指令至少需要访问一次存储器(取指令)，一般还会多次访问存储器（取操作数和保存操作结果）。 内存的速度远远低于处理器的速度，速度的不匹配已经成为很严重的问题。 解决办法——利用局部性原理，在处理器和内存之间，提供一种小容量的快速存储器——高速缓存。 高速缓存  与主存 高速缓存与内存的结构 高速缓存 读操作 高速缓存的设计因素 大小——相当小的高速缓存，就会对性能产生显著影响。 块大小——块是高速缓存与内存间的数据交换单位。块在开始增大时，命中率会增加；但是，当块变得很大时，由于块交换的概率大增，使得命中率反而下降。 映射函数——决定读入高速缓存的新块，要放到哪个行号的单元中。其设计得越灵活，则越有利于替换算法的设计，但是也使得搜索块所需的逻辑电路越复杂。 替换算法——选择在不久的将来会被访问到的可能性最小的块。一般采用LRU（Least-Recently-Used，最近最少使用）算法，需要硬件机制支持。 写策略——高速缓存的块内容被修改后，需要在其被换出前写回内存。一修改就写回太低效；到替换时才写回，会使内存过时，可能妨碍多处理器操作和I/O模块的DMI。 1.7 直接内存存取 I/O操作的三种可能技术： 编程I/O（programmed I/O）= 无中断I/O 中断驱动I/O（interrupt-driven I/O） = 有中断I/O DMA（Direct Memory Access，直接内存存取） 数据块输入的三种技术 编程I/O 在处理器遇到与I/O相关的指令时，通过向对应的I/O模块发送命令来执行该指令。 I/O模块执行请求动作，并设置I/O状态寄存器的相应位。 I/O模块不会通知处理器，也不会中断处理器。 处理器在执行I/O指令后，还需定期检查I/O模块的状态，以确定I/O操作是否完成。 处理器负责从内存中取数据用于输出，并在内存中保存数据用于输入。 需I/O指令类型：控制(外设)、(检查)状态、传送(数据)。 主要缺点——耗时(处理器需长时等待I/O操作的准备和完成)、低效(处理器需不断询问I/O模块的状态)。 中断驱动I/O 处理器在给I/O模块发送I/O命令后，继续作其他有用的工作。 I/O模块在准备好与处理器交换数据后，就打断处理器的执行，并请求服务。 处理器执行数据传送，然后恢复以前执行的处理。 中断驱动I/O虽较编程I/O更有效，但是处理器仍需主动干预存储器与I/O模块之间的数据传送，且所有数据的传送都必须通过处理器。 编程I/O和中断驱动I/O的固有缺陷： I/O传送的速度受限于处理器测试设备和为设备提供服务的速度。 处理器被管理I/O传送的工作所占用，对每次的I/O传送都必须执行许多指令。 DMA DMA（Direct Memory Access，直接内存存取）是传送大量数据的有效技术。 DMA的功能可以由系统总线中的一个独立模块完成，也可以并入某个I/O模块中。 DMA的工作方式——当处理器需要读写一个数据块时，它发出一条命令给DMA模块，之后处理器继续其他工作。处理器将该I/O操作委托给DMA模块负责处理。DMA模块直接与存储器交互，每次一个字地传送整个数据块（不需要处理器参与此过程）。DMA模块在传送完成后，发一个中断信号给处理器。 只是在传送的开始与结束时才涉及处理器。 处理器给DMA模块发布命令时，需发送下列信息 是否请求读写 所涉及的I/O设备地址 要读写数据在内存中的开始位置 需读写的字数 DMA模块需占用总线进行数据传送，处理器在需要使用总线时，可能要等待DMA模块一个总线周期（在总线上传送一个字所需的时间）。 处理器在这里只是暂停一下，并不是中断（没有保存上下文环境去做其它事情）。 虽DMA可能会影响处理器的执行速度，但是对多字数据传送，DMA仍然比编程I/O和中断驱动I/O更有效。