数字电子技术基础(第五版)第5节.pptVIP

第5章 组合电路时序分析与自动化设计 * * * * * * * * * * * * * * * * * * * * * * * * 图5-27 Assignment Editor编辑器表格式引脚锁定对话框 5.5.1 引脚锁定 图5-28 选择编程下载文件和下载模式 5.5.2 对FPGA编程配置 （1）打开编程窗和配置文件。 图5-29加入编程下载方式 5.5.2 对FPGA编程配置 （2）设置编程器。 图5-30 双击选中的编程方式名 （3）硬件测试。 （4）编程配置器件。 5.6 用HDL来表述广义译码器 5.6.1 用HDL表述真值表与设计 1. HDL表述 图5-31 3-8译码器真值表图5-9的HDL的CASE语句表述 图5-32将程序变成一个可以调用的原件模块 2. 将VHDL文本表述转化为电路元件 图5-33选择已生成好的元件DECD38 3. 完成电路设计 图5-34 将3-8译码器DECD38调入原理图编辑窗 3. 完成电路设计 图5-35 用新的3-8译码器DECD38连接好电路 3. 完成电路设计 4. 逻辑功能测试 图5-36 表4-3的CASE语句表述 5.6.2 三人表决电路的CASE语句设计 图5-38 表决电路的仿真波形 5.6.2 三人表决电路的CASE语句设计 图5-