ASIC中触发器三模冗余的自动设计及验证.pdfVIP

中国科技论文在线 # ASIC 中触发器三模冗余的自动设计与验证 刘必慰* （国防科学技术大学计算机学院，长沙 410073 ） 5 摘要：单粒子翻转是航天电子系统中的重要可靠性问题之一，三模冗余是单粒子翻转的有效 加固方法。但是目前三模冗余的实现一般都是通过手工完成，设计效率低下、正确性难以保 证。本文研究了verilog 门级电路网表的TMR 结构自动插入技术，提出了功能正确性的验证 以及容错能力的自动验证方法。 关键词：单粒子翻转；三模冗余；验证技术；设计自动化 10 中图分类号：TN4 Automatic Design and Verification of Triple Module Redundence of DFFs in ASIC LIU Biwei 15 (School of Computer Science, National University of Defense Technology, ChangSha 410073) Abstract: Single event upset (SEU) happened in logic devices and memory has gradually become the main source of soft errors. Triple modular redundancy (TMR) is an effective method to harden for SEU. But nowadays the implication of TMR is mainly by manual, which is ineffective and error-prone. In this paper, a automatic TMR insertion technique in verilog gate level netlist is 20 studied. And an automatic functional and fault-tolerant method is presented. Keywords: SEU; TMR; Verification Technique; Design Automatic 0 引言 外层空间环境中存在各种各样的复杂的辐射，如宇宙射线，太阳耀斑以及围绕地球的内、 25 外范艾伦辐射带等。在这些辐射环境的作用下，各种航天器的集成电路中将会产生各种形式 的失效，从而导致航天器故障。单粒子翻转（Single- Event Effect, SEU）是对集成电路影响 最为严重的辐射效应之一 [1] [2] 。单粒子翻转将会引起各种软错误，严重航天电子系统可靠性 [3] 。 三模冗余（Triple Module Redundant，TMR ）是对 SEU 进行加固的一种有效方法[4] [5] 。 30 但是目前 TMR 的实现一般都是通过手工完成，绝大多数集成电路的设计流程不支持三模冗 余设计，这样的方法不仅效率低而且容易出错。此外，三模冗余后的设计的功能正确性和容 错能力的保证需要有专门的技术手段来进行保证。 本文提出了 verilog 门级网表的三模冗余触发器的自动插入技术。基于对verilog 门级网 表的词法