微机原理与接口期末复习介绍.pptVIP

第5章 存储器 每个存储单元具有一个唯一的地址，可存储1位（位片结构）或多位（字片结构）二进制数据 存储容量与地址、数据线个数有关： 芯片的存储容量＝2M×N ＝存储单元数×存储单元的位数 M：芯片的地址线根数 N：芯片的数据线根数 EPROM芯片2764 存储容量为8K×8 28个引脚： 13根地址线A12～A0 8根数据线D7～D0 片选CE* 编程PGM* 读写OE* 编程电压VPP Vpp A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND Vcc PGM* NC A8 A9 A11 OE* A10 CE* D7 D6 D5 D4 D3 1 2 3 4 5 6 7 8 9 10 11 12 13 14 28 27 26 25 24 23 22 21 20 19 18 17 16 15 EPROM芯片2764 存储器的分类和特点 1按照存储器在计算机中的作用 高速缓冲存储器、主存储器（内存）、辅助存储器（外存） 2按照制造工艺 双极型、金属氧化物半导体型 3按照存取方式（一般的存储器分类） RAM、ROM（特点） 片选信号： 微机系统中有许多芯片，CPU在任一时刻只能和一片芯片打交道，每片芯片一般都有一个片选信号输入端，当该引脚输入的是低电平时，该芯片被选中，能和CPU打交道。 产生片选信号的三种方法为：全译码法、部分译码法、线选法。 存储器与CPU的连接 三种译码方法的区别 全译码法：片内寻址未用的全部高位地址线都参加译码。优点是每个芯片的地址范围是唯一的，而且各片之间是连续的；缺点是译码电路比较复杂。 部分译码法：片内寻址外的高位地址的一部分译码产生片选信号。部分译码较全译码电路简单，但存在地址重叠区。 线选法：高位地址线不经过译码，分别接各存储器芯片的片选端来区别各芯片的地址。线选法不仅会造成地址重叠，而且各芯片的地址一般是不连续的。 试设计6264（8K×8）与8088CPU最小模式系统总线相连接，设起始地址为80000H。 第6章 中断 中断： 在CPU执行程序的过程中出现了某种紧急或异常的事件(中断请求)，CPU需暂停正在执行的程序，转去处理该事件(执行中断服务程序)，并在处理完毕后返回断点处继续执行被暂停的程序，这一过程称为中断。 断点：指返回主程序时执行的第一条指令的地址。 中断返回 执行完中断服务程序，返回到原先被中断的程序，此过程称为中断返回。 为了能正确返回到原来程序的断点处，在中断服务程序的最后应专门放置一条中断返回指令IRET。 中断返回指令的作用实际上是恢复断点，也就是保护断点的逆过程。 IRET 和RET的区别 中断返回指令IRET和一般子程序返回指令RET的区别是： IRET除恢复断点地址外（CS,IP），还恢复标志寄存器FR的内容。而RET仅恢复断点地址。 中断处理过程 中断请求 中断判优 中断响应 中断处理 中断返回 8086中断结构 8086的中断系统采用向量中断机制 能够处理256个中断 用中断向量号0～255区别 可屏蔽中断还需要借助专用中断控制器Intel 8259A实现优先权管理 2. 外部中断 外部中断是由于8086外部提出中断请求引起的程序中断 利用外部中断，微机系统可以实时响应外部设备的数据传送请求，能够及时处理外部意外或紧急事件 分为可屏蔽中断和非屏蔽中断 ⑴ 非屏蔽中断 通过非屏蔽中断请求信号向微处理器提出的中断请求，微处理器无法禁止，将在当前指令执行结束予以响应，这个中断被称为非屏蔽中断 8086的非屏蔽中断的向量号为2，非屏蔽中断请求信号为NMI 非屏蔽中断主要用于处理系统的意外或故障。例如： 电源调电前的数据保护 存储器读写错误的处理 ⑵ 可屏蔽中断 外部通过可屏蔽中断请求信号向微处理器提出的中断，微处理器在允许可屏蔽中断的条件下，在当前指令执行结束予以响应，同时输出可屏蔽中断响应信号，这个中断就是可屏蔽中断 8086的可屏蔽中断请求和响应信号分别是INTR和INTA*；由IF标志控制可屏蔽中断是否允许响应；向量号来自外部中断控制器 8086通常需要配合中断控制器8259A共同处理可屏蔽中断 可屏蔽中断主要用于主机与外设交换数据 IF控制可屏蔽中断的响应 中断标志IF的状态 IF＝0：可屏蔽中断不会被响应 关中断、禁止中断、中断屏蔽 系统复位，使IF＝0 任何一个中断被响应，使IF＝0 执行指令CLI，使IF＝0 IF＝1：可屏蔽中断会被响应 开中断、允许中断、中断开放 执行指令STI，使IF＝1 执行指令IRET恢复原IF状态 明确IF标志的状态是关键 6.2.3 中断向量表和中断向量表 中断向量：中断服务程序的入口地址（首地址） 逻辑地址含有段地址CS和偏移地址IP（32位） 每