数字设计原理及实践第6章答案.docVIP

6.20 指出用一块或多块74x138或74x139二进制译码器以及与非门，如何构建下面每个单输出或多输出的逻辑功能（提示：每个实现等效于一个最小项之和）。 解：a） b） c) 或 d) e) f) 6.21 图X5-21电路有什么可怕的错误？提出消除这个错误的方法。 解：该电路中两个2-4译码器同时使能，会导致2个3态门同时导通，出现逻辑电平冲突。为解决这一问题，在EN_L至1G（或2G）的线路上加一个反相器，使两路门不可能同时导通。 6.29 二进制加法器的和的第3个数位S2为输入x0、x1、x2、y0、y1、y2的函数，试写出它的代数表达式：假设c0=0，不要试图“乘开”或最小化表达式。 解： 6.38 假设要求设计一种新的组件：优化的十进制译码器，它只有十进制输入组合。与取消6个输出的4-16译码器相比，怎样使这样的译码器价格降至最低？写出价格最低译码器的全部10个输出的逻辑等式。假设输入和输出高电平有效且没有使能输入。 解：真值表为： D C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 0 0