第6章 时序逻辑电路5.pptVIP

本次授课内容小结 寄存器; 单拍/双拍工作方式; 移位寄存器; 工作原理; 应用:串并,并串转换; 移位寄存器型计数器:环形/扭环形计数器; 集成移位寄存器; 74LS194; 74LS195; 上次授课内容 回顾 寄存器; 单拍/双拍工作方式; 移位寄存器; 工作原理; 应用:串并,并串转换; 移位寄存器型计数器:环形/扭环形计数器; 集成移位寄存器; 74LS194; 74LS195; 用74LS160(10进制加法计数器)和一片74LS151及必要的门电路，设计一个序列信号发生器电路，使之在一系列CP信号作用下能周期性的输出“1010110111”的序列信号。 用74LS160(10进制加法计数器)和一片74LS151及必要的门电路，设计一个序列信号发生器电路，使之在一系列CP信号作用下能周期性的输出“1010110111”的序列信号。 用74LS160(10进制加法计数器)和74LS151及必要的门电路，设计一个序列信号发生器电路，使之在一系列CP信号作用下能周期性的输出“1010110111”的序列信号。 用74LS160(10进制加法计数器)和74LS151及必要的门电路，设计一个序列信号发生器电路，使之在一系列CP信号作用下能周期性的输出“1010110111”的序列信号。 用74LS161(16进制加法计数器)和数据选择器及必要的门电路，设计一个序列信号发生器电路，使之在一系列CP信号作用下能周期性的输出“1010110111”的序列信号。 用74LS161(16进制加法计数器)和74LS151及必要的门电路，设计一个序列信号发生器电路，使之在一系列CP信号作用下能周期性的输出“1010110111”的序列信号。 二、串/并入－串/并出移位寄存器74195 二、串/并入－串/并出移位寄存器74195 异步清零 置数 保持-右移 不变 置0-右移 取反-右移 置1-右移 74LS195电路功能表 二、74LS195的典型应用 ① 串—并转换 工作原理： 清零，同步置数为“； 片ⅡQ3=1时，移位； 6次右移后，片ⅡQ3=0 又同步置数； 片ⅡQ3作转换结束标志，通知并行输出； 7位串行—并行转换器 二、74LS195的典型应用 ②并—串转换 工作原理： 在启动信号和CP的作用下，同步置数为“0DI0DI1…DI6”，此时串行输出第一位DI6 ； 在CP作用下置1右移； 6个CP后，串行数据全部输出，此时G1=0 ； 下一CP又并行置数； 7位并行—串行转换器 二、74LS195的典型应用 ③任意模值计数器 【例6-12】用74LS195 4位移位寄存器，实现模12的同步计数器。 取反-左移 ………… ………… ………… 保持-左移 取反-左移 保持-左移 取反-左移 ………… 保持-左移 ………… 同步置数 1 0 1 0 K 置1-左移 取反-左移 保持-左移 置0-左移 功能 1 1 0 0 J 二、74LS195的典型应用 ③任意模值计数器 【例6-12】用74LS195 4位移位寄存器，实现模12的同步计数器。 1 0 1 0 K 置1-左移 取反-左移 保持-左移 置0-左移 功能 1 1 0 0 J §6.6.6 顺序脉冲发生器(节拍脉冲发生器) (一) 特点： 在一些数字系统中，有时要求系统的控制部分能给出一组在时间上有一定先后顺序的脉冲信号，再用这组脉冲形成所需要的各种控制信号。顺序脉冲发生器就可用来产生这样一组顺序（节拍）脉冲。 §6.6.6 顺序脉冲发生器(节拍脉冲发生器) (二) 顺序脉冲发生器的构成方法： 1、当顺序脉冲数较少时，可以用移位寄存器构成。 例如，当环形计数器工作在每个状态只有一个1(或0)的循环状态时，它就是一个顺序脉冲发生器。 此方案的—— 优点：电路结构比较简单，不必附加译码电路。 缺点：使用触发器的数目比较多，同时还必须采用能自启动的反馈逻辑电路。 2、当顺序脉冲数较多时，可以用计数器和译码器组合成顺序脉冲发生器。 例： 用计数器和译码器组成的顺序脉冲发生器电路图 由于使用了异步计数器，在电路状态转换时三个触发器翻转时有先有后，因此当两个以上触发器状态同时改变时可能会发生竞争－冒险现象，而有可能在译码器的输出端出现尖峰脉冲。如波形图所示： 001?010: 001?000?010 101?110:101?100?110 111?000: 110?100?000 用计数器和译码器组成的顺序脉冲发生器波形图 消除输出端尖峰脉冲的几种方法： 1）接入滤波电容 优点：简单易行； 缺点：增加输出电压波形的上升时间和下降时间，使波形变坏。 2）引入选通