- 1、本文档共77页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第四章 设备与I/O管理 设备管理是指:计算机系统中除了CPU和内存以外的所有输入、输出设备的管理。 除了进行实际I/O操作的设备外,也包括了诸如设备控制器,DMA控制器,中断控制器,通道等支持设备。 设备管理是操作系统的重要而又基本的组成部分,特别是在一个多用户、配备有种类繁多的输入输出设备的计算机系统中,更需要对这些设备进行统一的管理。 4.1 I/O设备的类型 人机交换设备:直接获取信息。如显示终端、打印机等 存储设备:存储大量信息。如硬盘、光盘等 传输设备:进行信息交换。如网络适配器、路由器等 按设备功能分 设备共享属性:共享设备、独占设备 传输速率:低速、中速、高速设备 信息交换单位:块设备、字符设备 I/O设备技术呈现两个相矛盾的趋势 硬件与软件接口的日益增长的标准化 I/O设备日益增长的多样性 为隐藏不同设备的细节与特点,操作系统内核设计使用驱动程序模块化的结构 设备管理的层次结构 4.2 设备的硬件层次结构 常见的主机和I/O设备间连接方式 辐射型 总线型 通道型 典型的PC总线结构 4.2.2 控制器与通道 控制器组成:寄存器、控制译码线路 用于操作端口、总线或设备的一组电子器件 i/o端口通常有四种寄存器: 状态:指示各种状态 控制:cpu用来向设备发送命令或改变设备状态 数据输入:数据读入 数据输出:写入数据 处理机如何向控制器发送命令和数据以完成i/o传输 通过读写控制器寄存器的位组合来与控制器通信 特殊指令 内存映射 4.3 设备管理软件的层次结构 4.3.1设备驱动程序 对指定设备进行初始化 将抽象要求转化为具体要求 检查I/O请求的合法性 读出和检查设备的状态 传送必要的参数 启动I/O设备 4.3.2 设备的I/O控制方式 查询I/O方式 中断I/O方式 DMA控制方式 1、查询I/O方式 忙——等待方式 CPU向控制器发指令,启动I/O设备,同时把状态寄存器中的状态标志置1,busy=1; 然后不断地循环检测状态标志。 如果busy=1,说明I/O设备忙,CPU再进行下一轮检测; 如果busy=0,说明I/O操作结束,CPU执行下一条指令。 接受数据时,cpu读状态寄存器信息后测试DR,当DR=0时,cpu延迟一段时间再测试,直至DR=1,CPU将接收数据寄存器中数据送到内存中,并再次置DR=0,以准备接收下一个数据。 2、中断I/O控制方式 一个进程占有处理器运行时,由于自身或外界的原因使运行被打断,让操作系统处理所出现的事件,处理完中断事件后,再让被打断的进程继续运行,此过程称为中断 引起中断的事件称为中断源 对出现事件进行处理的程序称为“中断处理程序” 中断类型: 外部中断事件 计算机故障中断 输入输出中断事件 内部中断事件 程序性中断事件 系统调用中断 中断响应 处理器每执行完一条指令后,硬件的中断装置(IRL,中断请求线)立即检查有无中断事件发生,若有中断事件发生,则暂停现行进程的执行,而让操作系统的中断处理程序占用处理器。中断处理程序判断中断原因,进行必要处理,执行从中断返回指令以便使cpu返回中断前执行状态。 设备控制器通过中断请求线发送信号而引起(raise)中断,cpu捕获(catch)中断并派遣(dispatch)到中断处理程序,中断处理程序通过处理设备来清除(clear)中断。 现代操作系统可以与中断机制进行多种方式的交互。启动是,操作系统探查硬件总线以发现那些设备是存在的,将相应中断处理程序安装到中断向量表中。 中断机制接受一个地址(成为中断向量(interrupt vector)的偏移量),搜索所有可能的中断源已决定那个中断需要服务。 绝大多数cpu有两个中断请求: 不可屏蔽中断 可屏蔽中断 中断机制也使用中断优先级使cpu延迟处理低优先级中断而不屏蔽所有中断,而可以让高优先级中断抢占低优先级中断处理 中断处理过程 DMA控制方式 中断驱动i/o方式以字节位单位进行i/o处理 块设备的数据传输采用DMA方式 传输基本单位为块 数据从内存到设备,或设备到内存 仅在传送一个或多个块开始或结束时,才需cpu干预 DMA传输 4.4 提高设备管理性能的相关技术 缓冲技术 SPOOLing技术 设备独立性。 4.4.1 缓冲技术 为了缓和CPU与I/O设备速度不匹配的矛盾,提高CPU和I/O设备的并行性,在现代操作系统中,几乎所有的I/O设备在与处理机交换数据时,都用了缓冲区,缓冲管理的主要职责是组织好这些缓冲区,并提供获得和释放缓冲区的手段. 缓冲的引入原因: 在设备管理中,引入缓冲区的主要原因 : (1)协调主机与I/O设备间速度不匹配的矛盾。 (2)减少对CPU的中断频率,放宽对CPU中断响应时间的限制。 (3)提高I/O设备的利用率 2.
文档评论(0)