数字电子技术--门电路.ppt

第三章 逻辑门;　　逻辑门电路：用来实现基本逻辑运算和复合逻辑运算的电子电路统称为逻辑门电路。;3.1 MOS管的开关特性;S (Source)：源极 G (Gate)：栅极 D (Drain)：漏极 B (Substrate):衬底;3. N沟道耗尽型和P沟道耗尽型区别：耗尽型MOS管在VGS=0时就已经有导电沟道存在;3.2 CMOS门电路;1．逻辑关系： （设VDD＞（VTN+|VTP|），且VTN=|VTP|） （1）当Vi=0V时，T1截止，T2导通。输出VO≈5V。 （2）当Vi=5V时，T1导通，T2截止，输出VO≈0V。;电压、电流传输特性;2. CMOS传输门 开关状态由加在P和N的控制信号决定。 当P=0V，N=VDD时，两个MOS管均导通，A-B接通。 当P=VDD，N=0V时，两个MOS管均截止，A-B断开。;3.2.2 CMOS与非门、或非门和异或门;2. 或非门;3. 异或门;4. 异或非门;5. 与门、或门和同相缓冲器;6. 输入、输出端有反相器的或非门和与非门;3.2.3 三态输出和漏极开路输出的CMOS门电路1. 三态输出的门电路;三态门的用途：总线连接;2. 漏极开路输出的门电路;(1) 输出并联使用，实现线与运算 (2) 使用时在输出端与电源之间外接上拉电阻RP ;RP的计算方法:;漏极开路输出的CMOS门电路的用途：接成总线结构;3.2.4 CMOS电路的静电防护和锁定效应;2. 锁定效应 当CMOS电路的输入端或输出端出现瞬时高压时，有可能使电路进入这样一种状态，即电源至电路公共端之间有很大的电流流过，输入端也失去了控制作用。 通过改进制造工艺，已经可以做到一般情况下不会发生，但还不能绝对避免。;3.2.5 CMOS电路的电气特性和参数;(3) 噪声容限VNH和VNL VNH＝VOH(min)－ VIH(min) ＝4.3－3.5＝0.8V VNL＝VIL(max)－ VOL(max) ＝1.5－0.33＝1.17V;(5) 高电平输出电流IOH和低电平输出电流IOL ;2. 开关电气特性和参数 也称动态特性，是指电路在状态转换过程中的电压、电流特性。;导通延迟时间tPHL——从输入波形上升沿的中点到输出波形下降沿的中点所经历的时间。;3.3 双极型半导体二极管和三极管的开关特性3.3.1 双极型二极管的开关特性和二极管门电路;二极管与门 ;二极管或门;二极管构成的门电路的缺点;1. 双极型三极管的结构示意图和符号 npn型三极管 pnp型三极管;2. npn型三极管开关电路;3. 三极管的开关等效电路;3.4 TTL门电路 3.4.1 TTL反相器 1. 电路结构和工作原理 设定： (1) (2) ;该发射结导通，VB1≈0.9V。T2、T4都截止。;（2）输入为高电平3.6V时。 T2、T4饱和导通，;需要说明的几个问题： ;电压传输特性;2. 输入特性 以反相器SN7404为例;结论：TTL输入端悬空和接逻辑1电平效果相同 注意：CMOS电路中若输入端经过电阻接地，输入端电位为零;3. 输出特性;3.4.2 TTL与非门、或非门、与或非门和异或门;2. 或非门;4. 异或门;3.4.3 三态输出和集电极开路输出的TTL门电路1. 三态输出的门电路;2. 集电极开路输出的门电路（open collector）;式中，IOL(max)为OC门导通时允许流过的最大负载电流，IOH为OC门截止时的漏电流。 ;1. 直流电气特性和参数 (1) 输入高电平VIH和输入低电平VIL 在74系列中，电源电压+5V， VIH(min)为2V， VIH(max)为0.8V。 (2) 输出高电平VOH和输出低电平VOL 在74系列中， VOH(min)为2.4V（当负载电流为－0.4mA）， VOL(max)为0.4V（当负载电流为16mA ）。;(3) 噪声容限VNH和VNL VNH＝VOH(min)－ VIH(min)＝0.4V VNL＝VIL(max)－ VOL(max)＝0.4V;(6) 输出高电平??的电源电流ICCH和输出低电平时的电源电流ICCL ;2. 开关电气特性和参数 (1) 传输延迟时间tpd tPLH tPHL 在74系列中， tPHL＝8ns