第六章 FPGA考试.doc

《硬件描述语言及FPGA设计》复习要点： 一、名词解释 设计方法：自顶向下和自底向上，以自顶向下为主要设计。 综合：指的是将较高级抽象层次的设计描述自动转化为较低层次的描述过程。 EDA（Electronic Design Automation）电子设计自动化：就是以计算机为工作平台，以EDA软件工具为开发环境，以PLD器件或者ASIC专用集成电路为目标器件设计实现电路系统的一种技术。 1.EDA ：电子设计自动化 2.HDL ：硬件描述语言 3.SoC:系统芯片。把一个功能完整的系统集成在一个芯片上。 4.ASIC ：专用集成电路 5.PLD ：可编程逻辑器件 6.CPLD ：复杂可编程逻辑器件 7.FPGA ： 现场可编程门阵列 8.LUT ：查找表 9.JTAG ：联合测试行动组 10.ISP ： 在系统编程 11．IP核 ：完成某种功能的设计模块 12．逻辑综合 ： 将设计者在EDA平台上编辑输入的HDL文本、原理图或状态图描述，依据给定的硬件结构和约束控制条件进行编译、优化和转换，最终获得门级电路甚至更底层的电路描述网表文件的过程。 13．设计输入 ：将设计者所设计的电路以开发软件要求的某种形式表达出来，并输入到相应软件中的过程。 14.下载 ：把适配后生成的编程文件装入到PLD器件中的过程 15．FSM: 有限状态机 16．UDP：用户自定义 17．NS：次态 18．OL：输出逻辑 二、填空 1.EDA就是以 计算机 为工作平台，以 EDA软件工具 为开发环境，以 PLD器件或 者 ASIC专用集成电路 为目标器件设计实现电路系统的一种技术。 2.在数字电路设计过程中， 综合 是将软件转化为硬件电路的关键步骤，是文字描述与硬件实现的一座桥梁。 3.通常，将对CPLD的下载称为 编程 ，对FPGA中的SRAM进行直接下载的方式称 配置 。 4.仿真时是否考虑硬件延时分类，可分为 功能 仿真和 时序 仿真。 5.IP核主要包括 硬核 、 固核 和 软核 。 6.当前最流行的并且成为IEEE标准的硬件描述语言包括 Verilog HDL 和 VHDL 。 7．当前EDA设计中普遍采用的方法是： 自顶向下 。 8.PLD按照编程工艺和编程元件可以分为 采用熔丝（Fuse) 、 采用反熔丝（Antifuse) 、 采用紫外线擦出、点编程方式的器件 、 EEPROM型 、 闪速存储器（Flash）型 和 采用静态存储器（SRAM）机构的器件 9．简单PLD包括 PROM 、 PLA 、 PAL 和 GAL 四类。 10．PLD按不同的内部结构可分为基于 乘积项 结构的PLD器件和基于 查找表 结构的PLD器件，前者的典型代表是 CPLD ，后者的典型代是 SRAM 。 11．PLD的开发中常用的测试技术是： 边界扫描测试 技术。 12．FPGA器件主要有两类配置方式： 主动配置模式 和 被动配置模式 。 13．Cyclone器件支持的配置方式有 JTAG模式 、 PS模式 和 AS模式 。 14．写出下图所示F0和F1的表达式：F0= ，F1= 。 1.verilog程序都是由 模块构成的，每个verilog程序包括4个主要的部分，分别是 模块声明 、 端口定义 、 信号类型声明 、 逻辑功能描述 。 2. 端口是模块与外界连接和通信的信号线，有三种类型，分别是 输入端口 、 输出端口 、 输入/输出端口 。 3. always过程语句既可以用来描述 时序 电路，也可以描述 组合 电路。 4. always过程块列表中的敏感信号的表达方式有多种： 用 or 连接所有的敏感信号、可以用来区分或连接所有的敏感信号和 敏感信号表达式 。 5. 调用元件的格式是： 门元件关键字 例化门元件名 （ 输入 端口列表， 输出 端口列表） 。 6.用verilog描述电路需要注意的是：存盘的文件名与 Verilog模块名 一致，文件名的后缀是 .v 。 1. Verilog 程序由 各种符号流 构成，符号包括 空白符 、 操作符 、 数字 、 字符串 、 注释 、 标示符 、 关键字 。 2.Verilog中的标识符可以是任意一组 字母 、 数字 以及符号 “ ＄ Verilog中的常量主要有如下3种类型： 整数 、 实数 、 字符串 。 4.在整数的书写规则里， x（或z）在二进制中代表 1 位x（或z），在八进制中代表 3 位x（或z），在十六进制中代表 4 位x（或z），它代表的宽度取决于 进制 。 5. 在 位宽 和 ’ 之间，以及 进制 和