数字逻辑课件第4讲更新.pptVIP

第6种输入组合，不能判断故障。 注：数字系统的故障诊断是一门独立的课程，通过本例只了解初浅概念 解毕 作业10：P166~167 3.2（1, 3）——化简，用与非门实现 3.2（4, 6）——化简，建Verilog HDL数据流模型 3.3（1）——化简，用或非门实现 3.3（2）——建Verilog HDL行为模型 3.3 组合逻辑电路的设计 完成对逻辑功能的描述，建立逻辑命题 按照逻辑命题的输入输出关系，构造真值表 依照真值表写出逻辑表达式，并进行化简 根据物理条件变换逻辑表达式，给出原理图 检查 3.3.1 根据逻辑问题的描述写出逻辑表达式 一. 逻辑问题描述——真值表——逻辑表达式 例1：半加器的设计。 半加器是能实现两个一位二进制数相加，求得和数及向高位进位 的逻辑电路。 1 0 1 1 0 1 0 1 0 1 1 0 0 0 0 0 进位C 和数S 加数B 加数A 输出 输入 半加器真值表 =1 A B S C 如果用与非门实现 替代尾因子，消除反变量 A B S C Ai Bi Si Ci CO 半加器逻辑符号 半加器的Verilog HDL描述 module subadd(a,b,s,c); input a,b; output s,c; assign {c,s}=a+b; endmodule Ai Bi Si Ci CO 半加器逻辑符号 其他描述方式？ 仿真验证 例2：全加器的设计。 全加器是能实现三个一位二进制数相加（两个本位加数，一个低 位向本位的进位），求得和数及向高位进位的逻辑电路。 1 1 1 1 1 1 0 0 1 1 1 0 1 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 0 1 1 0 0 0 0 0 0 0 Ci Si Ci-1 Bi Ai 输出 输入 全加器真值表 解：设 输入端Ai——被加数； Bi——加数； Ci-1——低位向本位的 进位； 输出端 Si——本位和； Ci——本位向高位的 进位。 AiBi Ci-1 00 01 11 10 0 1 Si AiBi Ci-1 00 01 11 10 0 1 Ci 最简与或式 对应电路图见教材P98 用两个半加器 写出逻辑表达式： ≥1 全加器的逻辑符号 用全加器构成四位二进制数加法器： 0 向上进位 * 第三章 组合逻辑电路的分析与设计 3.1 组合电路的特点及有关问题 3.2 组合逻辑电路的分析 3.3 组合逻辑电路的设计 3.4 组合逻辑电路中的竞争与险象 3.5 常用MSI组合逻辑器件及其应用 译码器、编码器、三态缓冲器、 多路选择器、奇偶校验电路、 比较器、加法器… 3.1 组合电路的特点及有关问题 数字系统中的逻辑电路按其结构可分为组合逻辑电路和时序逻辑电路两大类型。本章研究组合逻辑电路。 组合电路 … … x1 x2 xn F1 F2 Fm 组合电路的特点： （1）由逻辑门电路组成，不含任何记忆元件。 （2）信号是单向传输的，不存任何反馈回路。 组合电路是指电路在任何时刻产生的稳态输出仅仅取 决于该时刻输入变量取值组合，而与过去的输入值无关。 3.1.1 逻辑门符号标准 （1）长方形符号：所有的门采用相同的长方形形状，用内部 标志区分门的类型 我国国标和I EC(International Electrotechnical Commission, 国际电工委员会)标准中，采用长方形符号。 （2）变形符号：不同类型的门采用不同的形状，用形状区分 门的类型。 国外技术资料中较广泛地使用变形符号。 I EEE ( Institute of Electrical and Electronics Engineers, 电气和电子工程师学会 ) 标准中，允许使用上述两种符号。 应避免两种逻辑门符号出现在同一电路图中。 变形符号 长方形符号 名称 异或门 与或非门 或非门 与非门 或门 与门 非门 跟随器 常用逻辑门的两种符号 1 1 ≥1 ≥1 =1 ≥1 3.1.2 逻辑门的等效符号 A