第2章(逻辑门电路上课).pptVIP

小结： （1）对于各种集成电路，使用时一定要在推荐的工作条件范围内，否则将导致性能下降或损坏器件。 （2）数字集成电路中多余的输入端在不改变逻辑关系的前提下可以并联起来使用，也可根据逻辑关系的要求接地或接高电平。TTL电路多余的输入端悬空表示输入为高电平；但CMOS电路，多余的输入端不允许悬空，否则电路将不能正常工作。 （3）TTL电路和CMOS电路之间一般不能直接连接，而需利用接口电路进行电平转换或电流变换才可进行连接，使前级器件的输出电平及电流满足后级器件对输入电平及电流的要求，并不得对器件造成损害。 　　①利用半导体器件的开关特性，可以构成与门、或门、非门、与非门、或非门、与或非门、异或门等各种逻辑门电路，也可以构成在电路结构和特性两方面都别具特色的三态门、OC门、OD门和传输门。 　　②随着集成电路技术的飞速发展，分立元件的数字电路已被集成电路所取代。 　　③TTL电路的优点是开关速度较高，抗干扰能力较强，带负载的能力也比较强，缺点是功耗较大。 　　④CMOS电路具有制造工艺简单、功耗小、输入阻抗高、集成度高、电源电压范围宽等优点，其主要缺点是工作速度稍低，但随着集成工艺的不断改进，CMOS电路的工作速度已有了大幅度的提高。 本章小结 输出低电平灌电流负载 当驱动门输出低电平时，电流从负载门灌入驱动门。 当负载门的个数增加，灌电流增大，会使T3脱离饱和，输出低电平升高。因此，把允许灌入输出端的电流定义为输出低电平电流IOL，产品规定IOL=16mA。由此可得出: NOL称为输出低电平时的扇出系数。 ②高电平传输特性 当vo=VOH时，T4和D导通， T3截止，输出的等效电路如下，由于T4工作在射随状态，电路的输出阻抗很低，当负载电流较小的情况下，负载电流变化时，VOH的变化很小。随着负载电流的增加，R4上的压降增加，最终使T4的b-c结正偏，T4进入饱和状态，此时，T4失去了射随的功能，因此， VOH随iL的增加而迅速下降。 输出高电平 拉电流负载 NOH称为输出高电平时的扇出系数。 产品规定IOH=0.4mA。由此可得出： 当驱动门输出高电平时，电流从驱动门拉出,流至负载门的输入端。 拉电流增大时，RC4上的压降增大，会使输出高电平降低。因此，把允许拉出输出端的电流定义为输出高电平电流IOH。 一般NOL≠NOH，常取两者中的较小值作为门电路的扇出系数，用NO表示。 高电平输出电流IOH：输出为高电平时，提供给外接负载的最大输出电流，超过此值会使输出高电平下降。IOH表示电路的拉电流负载能力。 低电平输出电流IOL：输出为低电平时，外接负载的最大输出电流，超过此值会使输出低电平上升。IOL表示电路的灌电流负载能力。 高电平输入电流IIH：输入为高电平时的输入电流，也即当前 级输出为高电平时，本级输入电路造成的前级拉电流。 低电平输入电流IIL：输入为低电平时的输入电流，也即当前 级输出为低电平时，本级输入电路造成的前级灌电流。 灌电流：IOL≥NOLIIL 拉电流：IOH≥NOHIIH NO=min（NOL，NOH） （3）输入端负载特性 在门电路的输入端与地之间或者输入端与信号的低电平之间接入电阻，由于输入电流流过RP必然产生压降，而形成输入端电位vI， 从上式中可以看出，RP《 R1时， vI几乎与RP成正比，但是当vI上升到1.4V以后，由于T2和T3的发射结导通， vb1 被钳位在2.1V，所以即使RP增加， vI也不再升高。这时， vI与RP的关系不再满足上式。 vI随RP变化的规律，即输入端负载特性为 （4）扇出数 扇出系数NO：指一个门电路能带同类门的最大数目，它表示门电路的带负载能力。一般TTL门电路NO≥8。 门电路级联：前一个器件的输出就是后一个器件的输入，后一个是前一个的负载，两者要相互影响。 “0” “1” “1” “0” 负载能力的计算 N1IIH iL N1= iL /IIH=400/40=10 例 计算TTL反相器的扇出数，要求G1输出的高、低电平满足VOH大于等于3.2V，VOL小于等于0.2V。 “1” G1 保证输出高电平大于等于3.2V时，可以驱动门电路的个数为N1 查高电平输出特性曲线，VOH=3.2V时， iL=-7.5mA，但考虑到功耗的限制， iL0.4mA 由输入特性可知，高电平输入电流为40微安 “0” G1 N2IIL iL N2= iL /IIL=16/1=16 保证输出低电平小于等于0.2V时，可以驱动门电路的个数为N2 查低电平输出特性曲线，VOH=0.2V时， iL=16mA