网站大量收购独家精品文档,联系QQ:2885784924

LED动态扫描控制器的设计.doc

  1. 1、本文档共4页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
LED动态扫描控制器的设计

《EDA技术》课程实验报告 学生姓名: 黄红玉 所在班级: 电信100227 指导教师: 高金定 老师 记分及评价: 项目满分 10分 得 分 实验名称 实验7:LED动态扫描控制器的设计 任务及要求 【基本部分】10分 1、新建原理图文件,调用以前的电子钟模块、LED显示译码器模块及其他计数器模块、译码器模块等,实现电子钟时、分、秒的结果在模式B数码管上以动态扫描的方式显示出来。 2、设计完成后生成一个元件,以供更高层次的设计调用。 3、实验箱上选择模式B进行验证,目标芯片为ACEX1K系列EP1K30TC144-3。 【提示】 数码管为共阴极,低电平选中。模式B不提供电平键,电子钟等模块的使能、清零信号等直接接电源或地(正常工作)。 实验程序 六进制计数器程序: library ieee; use ieee.std_logic_1164.all; entity CNT6 is port(clk: in std_logic; en: in std_logic; clr: in std_logic; gw: buffer integer range 0 to 5); end entity CNT6; architecture ART of CNT6 is begin process(clk,en,clr) begin if (clr=1) then gw=0; elsif (clkevent and clk =1 ) then gw=gw+1; if (en =1) then if gw=5 then gw=0; end if; end if; end if; end process; end; 六选一数据选择器: library ieee; use ieee.std_logic_1164.all; entity mux61a is port(a,b,c,d,e,f:in std_logic_vector(3 downto 0); s1,s2,s3:in std_logic; z:out std_logic_vector(3 downto 0)); end entity mux61a; architecture art of mux61a is signal s:std_logic_vector(2 downto 0); begin s=s1s2s3; process(s,a,b,c,d,e,f) begin case s is when 000 =z=a; when 001 =z=b; when 010 =z=c; when 011 =z=d; when 100 =z=e; when 101 =z=f; when others =z=null; end case; end process; end architecture art; 仿真及结果分析 时钟输出6组4位二进制数据,时钟脉冲频率为1Hz,六选一的数据选择器选择一数据输出,六选一的数据选择器选择这是用来选择外界输入的数据,7段LED显示译码器,7位段数据,接6个数码管公共的数据线a,b,c,d,e,f,g。扫描时钟频率为300Hz,6位位选信号,分别接数码管公共端,低电平选中,最后在到实验箱上验证,显示24小时秒分时的一个计数。 硬件验证 1、选择模式:模式b 2、引脚锁定情况表: 小结 本次实验是做一个LED动态扫描电路的设计,综合了前面所做的一些实验,在实验过程中也遇到了不少问题,把一个个模块结合起来要考虑很多问题,在讨论中得出了许多的解决方案,然后一个个去把自己的想法去实现。经过多次的试验还是得出了想要出现得结果。 扫描时钟 300Hz

文档评论(0)

zhuliyan1314 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档