EDA技术讲义20057109129141.pptVIP

* EDA技术讲义 * 第3章 FPGA／CPLD设计流程 原理图/VHDL文本编辑 综合 FPGA/CPLD 适配 FPGA/CPLD 编程下载 FPGA/CPLD 器件和电路系统 时序与功能 门级仿真 1、功能仿真 2、时序仿真 逻辑综合器 结构综合器 1、isp方式下载 2、JTAG方式下载 3、针对SRAM结构的配置 4、OTP器件编程 功能仿真 应用FPGA/CPLD的EDA开发流程: 3.1 FPGA／CPLD设计流程 方案论证与系统级构建 独立于硬件的系统行为评估和设计。系统仿真：包括系统级的硬件设计与仿真，软件设计与仿真 现代电子系统设计流程 将硬件系统设计文件转换成可综合（RTL）硬件描述语言（HDL）。 进行功能仿真 将硬件描述语言转换成标准网表文件，如EDIF、VHDL、Verilog等 通过结构综合或适配（芯片内的布线布局），将标准网表文件转换成芯片下载文件。进行时序仿真 硬件系统实现。硬件系统测试与调试 HARDWEAR DEBUGERRING 软件设计与调试。 SOFTWEAR DEBUGERRING 系统设计完成 传统电子系统设计流程 根据方案和系统指标选购硬件，并设计电路板，即硬件系统实际 自顶向下的设计流程 自底向上的设计流程 方