数电课程设计电子钟说明书.docVIP

1 前言 随着科学技术的发展和现代生产力的提高，各个行业都在追求精确和效率，而唯有精确的时钟才能反应出各行业技术的准度与精度。 无论什么行业都离不开钟表，而钟表的数字化给人们的生产和生活带来了极大的方便，。，。60进制和24进制递增计数器子电路构成的数字钟系统。在数字钟电路中由两个60进制同步递增计数器完成秒、分计数，由一个24进制同步递增计数器实现小时计数。 本设计就是运用所学集成电路的工作原理和使用方法，在单元电路的基础上进行小型数字系统设计一个数字，可完成00分00秒9分59秒的计时功能，并在控制电路的作用下具有快速。555多谐振荡器产生的秒脉冲，可以通过调节RP对时间进行校准，并可使用K1、K2、K3实现调整时间的功能。通过74HC161完成计时功能，再通过数码管来实现显示时间功能，最后用74LS00八输入与非门和由555定时器组成的多谐振荡器连接实现时钟整点报时功能。 设计采用中小规模集成电路实现，主要培养分析问题解决问题的能力，提高设计电路，调试电路的实验技能。 数 字 电 子 钟 系 统 框 图 2.2 方案二 此方案是由555定时器构成的多谐振荡器、时钟调整电路、计数器、数码显示器和时钟整点报时电路几部分组成，其方框图如图2.2所示。 它是通过555定时器构成的多谐振荡器来产生时钟脉冲，将这一时钟脉冲直接送入时、分、秒计数器中进行计数，而在对应的数码显示管上显示出时间。分和秒共同触发整点报时电路报时。 图2.2　方案二方框图 2.3 方案论证与选择 虽然方案2相比方案1有很大的优势，但是迫于本次实验的学校所提供的条件，我们选择方案1。 3 单元模块电路方案设计 3.1晶体振荡器电路： 振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。一般来说，振荡器的频率越高，计时精度越高。振荡电路由石英晶体、微调电容、集成反相器等元件构成。门电路为反相器，前用于振荡，后用于缓冲整形。Rf为反馈电阻使反相器工作在放大状态。电容与晶振构成振荡电路，产生正弦波。整形后为方波。 如果精度要求不高也可以采用的由集成逻辑门与RC组成的时钟源振荡器或由集成电路定时器555与RC组成的多谐振荡器。这里选用555构成的多谐振荡器，设振荡频率f0＝103Hz，电路参数如图所示。 3.2分频器电路： 由于数字钟晶体振荡器输出的频率较高，为了得到1HZ的频率，需对输出频率进行多次分频，以便得到较低的1HZ频率。由于各种分频集成块中，CD4060集成块的分频次数最高，而且包含电路所需要的非门，故综合比较之下选取CD4060构成晶体振荡器分频电路。 CD4046内部框图 3.3 由74HC161构成的60进制递增计数器 由74HC161构成的60进制递增计数器电路如图3.4所示。它是由两个74HC161级联构成的，右边的74HC161为第一级，脉冲信号从该74HC161的CLK端输入，该74HC161就对输入的脉冲信号进行加计数，当Q3Q2Q1Q0=1010时，通过反馈清零，该74HC161输出端立即变为零。左边的74HC161为第二级，在第一级反馈清零的同时，也给了第二级74HC161的CLK端一个脉冲信号，第二级就计一次数，当第二级的74HC161的Q3Q2Q1Q0=0110时，通过反馈清零，第二级的74HC161输出端立即变为零。这样，通过两个74HC161级联就构成了一个60进制计数器。 图3.4 由74HC161构成的60进制递增计数器电路图 3.4 由74HC161构成的24进制递增计数器 由74HC161构成的24进制递增计数器电路如图3.5所示。它是由两个74HC161级联构成的，右边的74HC161为第一级，脉冲信号从该74HC161的CLK端输入，该74HC161就对输入的脉冲信号进行加计数，由于24进制第一级清零不同于60进制那么简单，60进制只需在Q3Q2Q1Q0=1010时反馈清零，而24进制有两种情况都需清零。第一种和60进制一样，在Q3Q2Q1Q0=1010时反馈清零；第二种则较为复杂一些，这种情况需要和第二级（左边的74HC161）联合起来清零，当第一级的Q3Q2Q1Q0=0100且第二级的Q3Q2Q1Q0=0011时，它们共同给第一级的74HC161一个清零信号，此时第一级的74HC161输出端立即变为零。在第一级Q3Q2Q1Q0=1010时反馈清零的同时，也给了第二级74HC161的CLK端一个脉冲信号，第二级就计一次数，当第二级的74HC161的Q3Q2Q1Q0=0011时，通过反馈清零，第二级的74HC161输出端立即变为零。这样，通过两个74HC161级联就构成了一个24进制计数器。 图3.5 由74HC161构成的24进制递增计数器电路图 3.5