allegro16.5_笔记.docxVIP

Cadence16.5学习笔记之（一）—器件库、原理图?在这里将记录自学Cadence16.5的点点滴滴，虽然入门比较难，但是不涉及PCB及PCB封装的操作还是比较简单的。一、简单快捷键R—旋转器件方向(选中时)V—元件的镜像（水平）H—元件的镜像（竖直）F—放置电源G—放置地W—放置连线J—放置节点N—放置网络标号T—放置文本备注（Ctrl + Enter:换行）B—放置总线X—放置电器不连接F4—自动放置线，一直按一直放。元件的复制：Ctrl + C或按住Ctrl，拖动元件即可。放置全局网络标号(级联多个原理图)：Place—OffConnector放置线、总线时，任意角度走线—按住Shift键，再走线。二、查找元件、网络连接等对整个工程、或单个的页面进行如下类似操作。Edit-Browse-Parts：原理图画好了，选中工程，检查、查找定位器件Edit-Browse-Nets：网络连接，对于检查电源连接有帮助Edit-Browse-OffConnector：显示工程中所有，原理图页面之间的网络连接（即归纳显示出所有全局网络标号）Edit-Browse-DRC Markers:DRC检查，显示出DRC电器检查的错误。（删掉这些错误：Tools-Designe Rules Cheak-Yes-Action-Delete existing DRC marker-Yes）Ctrl + F：搜索定位元件、网络，如在PCB布局、布线时（勾选）。以下类型选项：Parts:查找元件Nets:查看网络连接Power/GND:查看电源、地的网络连接Flat Nets:查看电源、地的网络连接(功能更强大)三、元件的更新或替换选择工程对话框中的File -Design Cache-右键-Replace Cach--是否保留元件的遗留属性，可以将封装更新过来同样的操作，如果器件库中器件属性有改动，则更新元件（但不能将封装更新过来）：File -Design Cache-右键-Updata Cach四、选中元件1、单个选中、Ctrl + 选中元件、区域选中（整体移动），移动时电气连接是存在的，如果按住Alt再移动，则电气连接断开。2、修改元件属性3、批量添加元件封装：①单个修改，双击添加②单个批量修改：修改元件库的封装属性好—用Replayce的方法③所有批量修改：选中页或工程的，Edit Object Properties五、生成网表(非常重要，不能出任何错误)1、检查工程所有电气连接（Design Rulse Cheak）2、工程全部重新索引编号（Unconditional reference updata:无条件重编）3、创建网表：Creat NetList—PCB Editor—默认设置OK:等待网表生成结束六、生成元件清单、制作PDF原理图1、法1元件清单：Report—CIS Bill of Materials—Standard，选择所需要的输出属性(快捷键:Shift + S)2、法2元件清单：Tools—Bill of Materials—默认OK3、打印原理图：根据需要设置打印要求。布线技巧之单点接地（一）单点接地单点接地有两种类型，一种是串联单点接地，另一种是并联单点接地。串联单点接地中，许多电路之间有公共阻抗，因此相互之间由公共阻抗耦合产生的干扰十分严重。串联单点接地的干扰：A点的电位是：VA = ( I1 + I2 + I3 ) R1A点的电位是：VB = ( I1 + I2 + I3 ) R1 + ( I2 + I3 ) R2C点的电位是： VC = ( I1 + I2 + I3 ) R1 + ( I2 + I3 ) R2 + I3 R3从公式中可以看出，A、B、C各点的电位是受电路工作电流影响的，随各电路的地线电流而变化。尤其是C点的电位，十分不稳定。这种接地方式虽然有很大的问题，却是实际中最常见的，因为它十分简单。但在大功率和小功率电路混合的系统中，切忌使用，因为大功率电路中的地线电流会影响小功率电路的正常工作。另外，最敏感的电路要放在A点，这点电位是最稳定的。另外，从前面讨论的放大器情况知道，功率输出级要放在A点，前置放大器放在B、C点。解决这个问题的方法是并联单点接地。但是，并联单点接地需要较多的导线，实践中可以采用串联、并联混合接地。再强调说明一点：单点接地:所有电路的地线接到公共地线的同一点，进一步可分为串联单点接地和并联单点接地。最大的好处就是没有地环路，相对简单，但是地线往往过长，导致地线阻抗过大。两个机箱的接地共用一个接地点，电位相同 当然不会有环路电流了，因为构不成环路。但是对于静电防护不利，设备外壳之间地线串联必将接地电阻加大，建议：设备还是单独接地，共用接地网，例如：用扁钢把各处的接地体连接起来。1