第8章高速CMOS逻辑电路设计.pdfVIP

  • 49
  • 0
  • 约3.14万字
  • 约 25页
  • 2017-06-07 发布于湖北
  • 举报
第8章高速CMOS逻辑电路设计

第8 章 高速CMOS 逻辑电路设计 第8 章 高速CMOS 逻辑电路设计 本章目录 8.1 门延时 8.2 驱动大电容负载 8.3 逻辑努力(Logical Effort) 8.4 BiCMOS驱动器 2016-9-9 第8章 高速CMOS逻辑电路设计 1 §8.1 门延时 CMOS逻辑门的开关时间 上升时间:t t +α C r r 0 p L 下降时间:t t +α C f f 0 n L 2016-9-9 第8章 高速CMOS逻辑电路设计

文档评论(0)

1亿VIP精品文档

相关文档