第六章总线系统2015.pptVIP

在异步定时协议中，后一事件出现在总线上的时刻取决于前一事件的出现，即建立在应答式或互锁机制基础上。在这种系统中，不需要统一的共公时钟信号。 　 优点：是总线周期长度可变，不把响应时间强加到功能模块上，因而允许快速和慢速的功能模块都能连接到同一总线上。但这以增加总线的复杂性和成本为代价。 　　? 2.异步定时 某CPU采用集中式仲裁方式，使用独立请求与菊花链 查询相结合的二维总线控制结构。每一对请求线BRi和授 权线BGi组成一对菊花链查询电路。每一根请求线可以被 若干个传输速率接近的设备共享。当这些设备要求传送 时通过BRi线向仲裁器发出请求，对应的BGi线则串行查 询每个设备，从而确定哪个设备享有总线控制权。请分 析说明演示图所示的总线仲裁时序图。 【举例】： 从时序图看出，该总线采用异步定时协议。 (1)当某个设备请求使用总线时，在该设备所属的请求线上发出申请信 号BRi。 (2)CPU按优先原则同意后给出授权信号BGi作为回答。 (3)BGi链式查询各设备，并上升从设备回答SACK信号证实已收到BGi信 号。 (4)CPU接到SACK信号后下降BGi作为回答。 (5)在总线“忙”标志BBSY为“0”情况该设备上升BBSY，表示该设备获 得了总线控制权，成为控制总线的主设备。 (6)在设备用完总线后，下降BBSY和SACK，释放总线。 在上述选择主设备过程中，可能现行的主从设备正在进行传送。 此时需等待现行传送结束，即现行主设备下降BBSY信号后(7)，新的主设备才能上升BBSY，获得总线控制权。 §6.4.2总线数据传送模式 当代的总线标准大都能支持以下四类模式的数据传送： 读、写操作 　　 块传送操作(猝发式传送) 写后读、读修改写操作 广播、广集操作 　　 【例4 】分析说明下图所示某CPU总线周期时序图。 该总线系统采用同步定时协议。总线周期是在时钟信号CLK和CLK2定时下完成的，并与所有的机器周期保持时间上的同步。一个机器周期由2个CLK时钟周期组成(T1，T2节拍)。 机器周期1：为读指令周期(W/R=0，D/C=0，M/IO=1)。在T1时间主方CPU送出ADS=0信号，表示 总线上的地址及控制信号有效，在T2时间末尾，从方存储器读出指令并送到数据线D0—D31上， 同时产生READY=0信号，通知CPU本次“读出”操作已完成。  机器周期2：为读数据周期。除了D/C=1为高电平外，其余与机器周期1相同。  机器周期3：为写数据周期。W/R=1，写入的数据由CPU输出到数据线D0—D31上。假如在一个机器 周期内能完成写入操作，则在T2末尾由存储器产生READY=0信号。假如T2末尾尚未完成写入操作 (图中所示)，则READY=1，并将T2 延长一个时钟周期。CPU在后一个T2末尾检测READY=0，于是结 束写入周期。T2可以多次延长，直到READY=0为止。读出周期也可按此方法处理。图中还示出总线 的空闲状态，空闲状态仅有一个Ti节拍。只要总线继续空闲，可以连续出现多个Ti节拍。 §6.5　Host总线和PCI总线　　　　　　 6.5.1、多总线结构 如图，典型的多总 线结构框图。实际 上，这也是高档PC 机和服务器的主板 总线框图。 HOST总线 　　该总线有CPU总线、系统总线、主存总线等多种名称，各自反映总线功能的一个方面。也称“宿主”总线，HOST总线不仅连接主存， 还可以连接多个CPU。 PCI总线 　　连接各种高速的PCI设备。PCI设备可以是主设备，也可以是从设备，或兼而有之。在PCI设备中不存在DMA的概念，这是因为PCI总线支持无限的猝发式传送。这样，传统总线上用DMA方式工作的设备移植到PCI总线上时，采用主设备工作方式即可。系统中允许有多条PCI总线，它们可以使用HOST桥与HOST总线相连，也可使用PCI/PCI桥与已和HOST总线相连的PCI总线相连，从而得以扩充整个系统的PCI总线负载能力。 LAGACY总线： 可以是ISA，EISA，MCA等这类性能较低的传统总线，以便充分利用市场上丰富的适配器卡，支持中、低速I/O设备。 　　在PCI总线体系结构中有三种桥。桥既实现两条总线彼此间的通信,又是一个总线转换部件，可以把一条总线的地址空间映射到另一条总线的地址空间上，从而使系统中任意一个总线主设备都能看到同样的一份地址表。 PCI总线的基本传输机制是猝发式传送。写操作时实现延迟写。读操作时，可进行预读。无论延迟写和预读，桥的作用可使所有的存取都按CPU的需要出现在总线上。 PCI总线的基本传输机制是猝发式传送