第三篇内部存储器 ----计算机组成原理.ppt

第三章　内部存储器 3.1　存储器概述 3.2　SRAM存储器 3.3 DRAM存储器 3.4 只读存储器和闪速存储器 3.5　并行存储器 3.6 cache 3.1存储器概述 注意几个概念： 　　存储位元、存储单元、存储器 半导体存储器：用半导体器件组成的存储器 磁表面存储器：用磁性材料做成的存储器 3.1.2 存储器的分级结构 寄存器 微处理器内部的存储单元 高速缓存（Cache） 完全用硬件实现主存储器的速度提高 主存储器 存放当前运行程序和数据，采用半导体存储器构成 辅助存储器 磁盘或光盘形式存放可读可写或只读内容 磁记录或光记录方式 以外设方式连接和访问 3.1.3 主存储器的技术指标 存储容量 主存存储容量：以字节B（Byte）为基本单位 半导体存储器芯片：以位b （Bit）为基本单位 存储容量以210＝1024规律表达KB，MB，GB和TB 厂商常以103＝1000规律表达KB，MB，GB和TB 存取时间（访问时间） 发出读/写命令到数据传输操作完成所经历的时间 存取周期 两次存储器访问所允许的最小时间间隔 存取周期大于等于存取时间 存储器带宽（数据传输速率） 单位时间里存储器所存取的信息量 补充：存储器与CPU连接 CPU对存储器进行读/写操作，首先由地址总线给出地址信号，然后要对存储器发出读操作或写操作的控制信号，最后在数据总线上进行信息交流。所以，存储器与CPU之间，要完成: ① 地址线的连接； ② 数据线的连接； ③ 控制线的连接。 　　 存储器的技术指标： 　存储容量、存取时间、存储周期、存储带宽 　存储周期＝存取时间＋延迟时间 ?小常识： 内存：开机－del－CMOS－CasLatency Time(简写为ＣＬ，通称延迟时间)，其后有值2,2.5,3 3.2 随机读写存储器 SRAM（静态RAM：Static RAM） 以触发器为基本存储单元 不需要额外的刷新电路 速度快，但集成度低，功耗和价格较高 DRAM（动态RAM：Dynamic RAM） 以单个MOS管为基本存储单元 要不断进行刷新（Refresh）操作 集成度高、价格低、功耗小，但速度较SRAM慢 基本的静态存储元阵列 3.3　DRAM存储器 存储位元： SRAM存储器的存储位元是一个触发器，它具有两个稳定的状态。而DRAM存储器的存储位元是由一个MOS晶体管和电容器组成的记忆电路，如图3.6所示。 刷新方式 刷新周期 从上次对整个存储器刷新结束时刻，到本次对整个存储器完成全部刷新一遍为止的时间间隔 一般为2ms，4ms或8ms 刷新方式 集中式 分散式 异步式 存储器容量的扩充 扩充原因： 　　　存储器芯片的容量是有限的,为了满足实际存储器的容量要求，需要对存储器进行扩展。 扩展方法 　位扩展法 　字扩展法（字存储容量扩展） 字位同时扩展法 [例2] 利用1M×4位的SRAM芯片，设计一个存储容量为1M×8位的SRAM存储器。 　位扩展法 [例3] 用1M×8位的DRAM芯片设计2M×8位的DRAM存储器 　字扩展法 公式: 设计要求的存储器容量 d=　已知芯片存储容量 存储器模块条 3.4 只读存储器和闪速存储器 只读存储器 特点： ROM只能读，不能写。永久性的存储器。 分类： 掩模ROM和可编程ROM 掩模ROM 利用掩模工艺制作。 可编程ROM 分类 　一次性编程ROM 　可多次编程ROM（EPROM和E2PROM） EPROM存储元 E2PROM存储元 FLASH存储器 定义： 　　也叫闪速存储器，它是一种高密度非易失性的读、写存储器。 应用： 　　Ｕ盘、掌上电脑、数字相机… … FLASH存储元 3.5 并行存储器 引入目的：为解决速度差异。 分类： 　空间并行：双端口存储器 　时间并行：多体交叉存储器 双端口存储器 　同一个存储器具有两组相互独立的读写控制线路,提供了两个相互独立的端口，都可以对存储器中任何位置上的数据进行独立的存取操作 冲突：同时对同一存储单元操作。 解决方法：加锁　BUSY 判断方法： 　１.CE判断 　 2.地址有效判断 多模块交叉存储器 模块：由若干个存储器构成。 存储器地址：要识别模块和模块内的存储单元。 分类：顺序和交叉 3.6 cache存储器 cache的基本原理 CPU与cache之间的数据交换以字(字节)为单位 Cache与主存间的数据传送以数据块为单位 一个块(Block)由若干字组成 1、Cache以块为单位进行操作 2、当CPU发出访内存操作请求后，首先由Cache控制器判断当前请求的字是否在C