- 1、本文档共8页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
基于TMS320F28335DSP微处理器的最小系统设计精选
本科课程设计报告
(2016至2017学年第一学期)
设计题目:基于TMS320F28335 DSP微处理器的最小系统设计
课程名称: 数字信号处理
专业名称: 电子信息工程
行政班级: 1313
学 号: 1313
姓 名: 洪
指导教师: 赵
报告时间: 2016 年 10 月 23 日
目 录
引言
TMS320F28335型数字信号处理器TI公司的一款TMS320C28X系列浮点DSP控制器。与以往的定点DSP相比,该器件精度高,成本低, 功耗小,性能高,外设集成度高,数据以及程序存储量大,A/D转换更精确快速等。
TMS320F28335具有150MHz的高速处理能力,具备32位浮 点处理单元,6个DMA通道支持ADC、McBSP和 EMIF,有多达18路的PWM输出,其中有6路为TI特有的更高精度的PWM输出 (HRPWM),12位16通道ADC。得益于其浮点运算单元,用户可快速编写控制算法而无需在处理小数操作上耗费过多的时间和精力,与前代DSC相比,平均性能提高50%,并与定点C28x控制器软件兼容,从而简化软件开发, 缩短开发周期,降低开发成本。
F2833X在保持150MHz时钟速率不变的情况下,新型F2833X浮点控制器与TI前代领先数字信号控制器相比,性能平均提高50%。与作用相当的32位定点技术相比,快速傅立叶转换(FFT)等复杂计算算法采用新技术后性能提升了一倍之多。
设计目的
TMS320F28335及其最小应用系统是最基本的硬件和软件环境。设计目的是能使用Protel设计电路原理图;了解F28335硬件的相关知识及电路设计;能使用CCS建立并调试DSP工程。通过F28335最小电路的设计,可以将理论与实践统一联系,更深入地理解F28335的开发方法。
设计要求
1、利用Protel软件绘制并添加TMS320F28335的原理图库;
2、利用Protel软件绘制TMS320F28335最小系统的电路原理图,包括时钟电路模块,电源模块、复位电路模块、JTAG接口模块;
3、安装最小系统电路,在CCS下建立工程,编译并将其下载到TMS320F28335最小系统中运行。
四、总体设计
TMS320F28335 DSP微处理器属于通用可编程微处理器,在应用时涉及硬件电路设计及软件设计,在理论课部分,主要是了解了F28335的体系架构及软件开发的相关知识,在具体使用时,需要绘制电路原理图及版图。
TMS320F28335 DSP微处理器运行的基本环境包括时钟电路、电源电路、复位电路及JTAG接口调试电路等,为了便于测试系统的运行情况,一般在其外围直接设计串口通信电路及相关的测试电路,这里即在外围配置了XF及串口通信电路。
可以使用Protel或其他电路版图设计软件绘图,其中需要用到学习过的F28335的封装、管脚分布、时钟电路、复位电路等知识。
可以参考教材附录部分的电路原理图。
一、 F28335的封装
DSP 芯片的 176 个引脚中,共有 26 组(52 个引脚)电源,其中 VDD-VSS(CPU和逻辑数字电源)有 13 对,VDDIO-VSS(数字I/O电源)有 8 对,此外有一对3.3V 闪存内核电源 VDD3VFL-VSS,一对 ADC 模拟 I/O 电源 VDDAIO-VSSAIO,3 对 ADC 模拟电源(分别VDDA2-VSSA2、VDD1A18-VSS1AGND、VDD2A18-VSS2AGND)。构成最小系统,需要对所提到的前三种电源供电。 封装如下图
图 1 TMS320F28335 的 176 引脚 LQFP 封装顶视图
二、管脚分布
图 2 DSP引脚连接电路图 图3 DSP电源引脚连接电路图
时钟电路
振荡器模块用于产生外部时钟 OSCCLK,可在引脚 X1 和 X2 之间外接晶体,使用片内振荡器产生外部时钟,如图 4 所示,其中晶体的典型值可取 30MHz,两引脚的接地电容大小可取 24pF。
图4 DSP电源引脚连接电路图
四、复位电路
复位电路的作用是在上电或程序运行出错时复位 DSP。F28335 要求复位信号在输入时钟稳定(上电后 1~10ms)后至少再保持 8 个外部时钟(OSCCLK)周期的低电平;且为可靠起见,电源稳定(VDD 达到 1.5V)后,尚需至少保持 1ms 才能撤消。若外部时钟频率为 30MHz ,则复位时低电平
文档评论(0)