05第五篇 16位微处理器.ppt

  1. 1、本文档共73页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
* * 读操作 * * 5.5.3 中断操作 微机系统为适应各种需要,都有一个中断系统,8086/8088是16位微处理器,它的中断系统可以处理256种不同类型的中断。 8086/8088的中断分类 硬件中断 软件中断 非屏蔽中断 可屏蔽中断 * * * * 中断向量是中断处理子程序的入口地址,每个中断类型对应一个中断向量。 8086/8088对256种中断都对应有一个类型码。所以,256种中断所对应的类型码为0~255。 2. 中断向量 3. 中断向量表 在8086/8088微机系统的内存中,把0段的0000~03FFH区域设置为一个中断向量表。 每一个中断向量占4个存储单元。 中断向量的存放 * * 8086/8088的中断向量表如下图所示。 * * 已知类型号为17H的中断处理子程序存放在1234∶3456H开始的内存区域中。而17H中断对应的中断向量存放在0000∶005CH处,所以,0段005CH、005DH、005EH和005FH的内容应该是 什么? 例如 * * 8086/8088为外部设备提供两条引线即NMI和INTR来送入中断请求信号。 硬件中断 从NMI引脚进入 非屏蔽中断 不受中断允许标志IF影响 非屏蔽中断的类型号为2 非屏蔽中断处理子程序的入口地址放在0段的0008H,0009H,000AH和000BH这4个单元中 * * (1) 把现场的数据立即转移到非易失性的存储器中 当NMI引脚上出现中断请求时,一般采用以下措施: (2) 启动备用电源 可屏蔽中断 INTR端引入 受IF标志位影响 * * 可屏蔽中断的响应过程 INTR有请求 IF标志为1 开始响应外部的中断请求 * * (5) 根据前面得到的中断类型码,到内存0000段的中断向量表中找到中断向量,再根据中断向量转入相应的中断处理子程序。 CPU在响应外部中断、并进入中断子程序的过程 (1) 从数据总线上读取中断类型码,将其存入内部暂存器。 (2) 将标志寄存器的值推入堆栈。 (3) 把标志寄存器的中断允许标志IF和单步标志TF清零。 (4) 将断点保护到堆栈中。 * * * * 软件中断是用一条指令来使CPU进入中断处理子程序。 在进入中断时,不需要执行中断响应总线周期 不从数据总线读取中断类型码 不受中断允许标志IF的影响 软件中断信号受TF(单步中断标志)的影响,只有TF为1时,才能执行单步中断 正在执行软件中断时,如果有外部硬件中断请求 软件中断 中断处理子程序 子程序 * 答案: 1.总线形成 2.总线时序 * p171 * BHE*/S7控制高位传送 在T3和T4间检测Ready引脚电平,若为低即在T3后插入Tw * 56、34H、34H及12H。 * * 1. 数据和地址引脚(续1) 这些引脚在访问存储器的T1状态输出高4位地址A19~A16 A19/S6~A16/S3(Address/Status) 地址/状态分时复用引脚,输出、三态 在访问外设的第一个时钟周期全部输出低电平无效 其他时间输出状态信号S6~S3 * * 1. 数据和地址引脚(续2) 高8位数据总线允许/状态复用引脚(输出) BHE*/S7 在总线周期的T1状态,8086在BHE*/S7引脚输出BHE信号,表示高8位数据总线D15~D8上的数据有效。 在T2,T3,TW和T4状态,BHE*/S7引脚输出状态信号S7, 但S7并未被赋予任何实际意义。 * * 2. 读写控制引脚 ALE(Address Latch Enable) 地址锁存允许,输出、三态、高电平有效 ALE引脚高有效时,表示复用引脚:AD15~AD0和A19/S6~A16/S3正在传送地址信息 由于地址信息在这些复用引脚上出现的时间很短暂,所以系统可以利用ALE引脚将地址锁存起来 * * 2. 读写控制引脚(续1) IO/M*(Input and Output/Memory) I/O或存储器访问,输出、三态 I/O或存储器访问,输出、三态 该引脚输出高电平时,表示CPU将访问I/O端口,这时地址总线A15~A0提供16位I/O口地址 该引脚输出低电平时,表示CPU将访问存储器,这时地址总线A19~A0提供20位存储器地址 * * 2. 读写控制引脚(续2) 写控制,输出、三态、低电平有效 WR*(Write) 有效时,表示CPU正在写出数据给存储器或I/O端口 有效时,表示CPU正在从存储器或I/O端口读入数据 RD*(Read) 读控制,输出、三态、低电平有效 * * 2. 读写控制引脚(续3) IO/M*、WR*和RD*是最基本的控制信号 总线周期 IO/M* WR* RD* 存储器读 低 高 低 存储器写 低 低 高 I/O读 高 高 低 I/O写 高 低 高

文档评论(0)

xuefei111 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档