微型计算机系统及接口：CH7-2.ppt

7.3 PCI 总线 PCI 总线简介 PCI 总线信号 PCI / ISA 桥的信号交互 PCI 总线操作 PCI 总线仲裁 PCI 的配置 7.3.1 PCI 总线简介 PCI的提出 系统结构 主要特点 7.3.1 PCI 总线简介 PCI 的提出 ISA 的局限性 Data—16bit；Address—24bit；中断边沿触发；总线物理结构制约总线带宽—8MHz；硬件配置技术性强。 EISA（ISA的32位扩展） 在性能上有所改善。 VL总线（VESA Local Bus） Video Electronic Standard Association 解决CPU与显卡之间快速数据传输。 PCI（Peripheral Component Interface）Intel, 1992.6克服上述总线的不足，成为微机总线的主流。 7.3.1 PCI 总线简介 系统结构 Host / PCI 桥（North Bridge）： 连接主处理器到基础PCI总线，桥包括存储器管理部件和AGP接口部件。 PCI / ISA 桥 （South Bridge）： 连接基础PCI到 ISA或EISA 总线，通常还包含中断控制器、IDE控制器、USB控制器和DMA控制器。 PCI / PCI 桥：在基础PCI总线或PCI插卡上，可连接或嵌入一个或多个PCI /PCI 桥。 北桥 / 南桥构成芯片组， PCI 系统结构图 7.3.1 PCI 总线简介 主要特点 独立于处理器 支持约80个总线功能（设每个PCI设备是一个PCI的电气负载，一个典型的PCI可以支持大约10个电气负载，因此每个设备可以包含8个PCI功能。） 低功耗 总线速度33Mhz （2.0版PCI规范） ，66Mhz（2.1版） 并行的总线操作（PCI总线与处理器总线、扩展总线同步工作。） 7.3.1 PCI 总线简介 主要特点（续） 全面支持PCI总线主设备（允许同级PCI总线访问，允许通过PCI-PCI总线桥和扩展总线桥访问主存储器和扩展总线上的设备。） 隐式总线仲裁（在一个总线主设备正在PCI总线上进行访问时，可以同时进行PCI总线仲裁。） 在所有读写操作中可实现猝发传送（32位PCI峰值传送速率为132MB/s，64位峰值为264MB/s，66MHz、64位PCI峰值传送速率为528BM/s） 地址、命令、数据奇偶校验（具有在地址、命令、数据上进行奇偶校验的功能。） 7.3.1 PCI 总线简介 主要特点（续） 存储器、I/O、配置地址空间 自动配置寄存器（配置寄存器全部为按位定义，支持自动的设备检测和配置） 电平中断，支持多源共享中断 引脚数少（PCI主设备49，目标设备47） 规范PCI 连接器和插卡定义、插卡尺寸（长卡、短卡和变高短卡） 7.3.2 PCI 总线信号 PCI总线信号指PCI设备与PCI总线接口的信号。 主设备比目标设备信号多2个。 基本信号 可选信号 系统信号 64位扩展信号 地址/数据和命令信号 时钟控制 CLKRUN# 接口控制信号 电源管理（in 2.2） 仲裁信号（仅主设备） JTAG /边界扫描 错误报告信号 中断请求信号 7.3.2 PCI 总线信号 7.3.2 PCI 总线信号 7.3.2 PCI 总线信号 系统信号 CLK 总线时钟信号（输入，PCI总线上的所有操作都是与PCI时钟信号同步的，系统在CLK的上升沿采样PCI上设备的所有输入信号。） RST# 复位信号（输入，复位信号在有效状态下，将所有的PCI配置寄存器、主设备和目标的状态机，以及输出驱动器置为初始状态。） 7.3.2 PCI 总线信号 地址、数据和命令 AD [31：0] 地址/数据时分复用总线 C / BE# [3:0] 命令或字节使能 PAR 奇偶校验信号 PCI命令 命令类型 C/BE#[3:0] 中断响应 0000 特殊周期 0001 I / O 读 0010 I / O 写 0011 存储器读 0110 存储器写 0111 配置读 1010 配置写 1011 存储器多行读 1100 双总线周期 1101 存储器行读 1110 存储器写和使无效 1111 保留 0100，0101，1000，1001 PCI字节使能 C/BE#[3:0] 映射 BE3# 数据通道3，AD[31:24]和当前寻址双字第4个字节 BE2# 数据通道2，AD[23:15]和当前寻址双字第3个字节 BE1# 数据通道1，AD[15:8]和当前寻址双字第2个字节 BE0# 数据通道0，AD[7:0]和当前寻址双字第1个字节 7