《数字逻辑》第8章 半导体存储器及可编程逻辑器件.pptx

数字逻辑;2;3;4;5;6;7;8;9;10;11;12;13;14;15;16;17;18;19;20;21;22;23;24;25;26;27;28;29;30;8.2.3 RAM典型芯片 ;SRAM读周期时序图 ;SRAM写周期时序图;HM6116 SRAM芯片;DRAM典型芯片Intel 2164;DRAM的读写时序控制（读周期）;DRAM的读写时序控制（写周期）;38;39;RAM芯片扩展（字扩展）;字扩展与CPU连接;42;;44;45;46;47;48;49;50;51;52;53;54;55;56;57;58;59;60;61;62;63;64;65;66;利用Quartus Ⅱ的LPM宏单元库实现ROM/RAM;lpm_ram_dq的例化还可写为： lpm_ram_dq # (8, 8) myram (q, data, address,we, inclock, outclock);;69;70;71;72;73;74;75;76;77;78;79;80;81;82;83;84;PROM、FPLA、PAL、GAL性能比较;PROM的阵列结构图;PLA的阵列图;;;;2、EPLD和CPLD的基本结构;可编程逻辑宏单元;93;;8.5.3 现场可编程门阵列FPGA;FPGA的基本结构;可配置逻辑模块CLB;输入/输出模块（IOB）;可编程互连线（PI）;8.5.4 基于查找表的结构;用LUT实现与门的实例;2、基于查找表的FPGA 的结构;Spartan的Slices结构;104;105;106;107;108;109;设计准备;分析设计要求，预估电路形式与规模，选择合适的PLD。一般所设计电路需用的I/O端数量和GLB数量不要超过所选芯片所能提供数量的 80% 。 根据选定的PLD确定应采用何种设计开发工具。;本章小结;2、半导体存储器的结构;3、半导体存储器的分类;4、随机存储器RAM;RAM芯片的扩展方法;5、只读存储器ROM;6、基于Verilog HDL的存储器设计;可编程逻辑器件;现场可编程门阵列FPGA;PLD的设计技术与设计流程