第5节 存储器系统.ppt

第5章 存储器系统 本 章 重 点 半导体存储芯片的外部特性及其与系统的连接 存储器的扩展技术 只读存储器 主要内容 概述 随机存储器 只读存储器 本章习题 5.1 概 述 主要内容： 半导体存储器的基本概念 存储器的分类及其特点 两类半导体存储器的主要区别 存储器的一般概念 存储容量：存储器中存储单元的总数 存储器的两种基本操作： 1 读操作 2 写操作 存储器的分类 内存：主机内部的存储器 用来存储当前运所需要的程序和数据 CPU可直接访问内存并与其交换信息 容量小，但存取速度快 外存：主机外部的存储器 用来存放当前不用的程序和数据 CPU不能对它直接访问 容量大，但存取速度慢 存储介质：半导体，磁性材料，光盘 半导体存储器 存储器是计算机中用来记录信息的设备。由能够表示二进制数“0”和“1”的、具有记忆功能的一些物理器件组成 能存放一位二进制数的物理器件称为一个存储元 若干存储元构成一个存储单元 内存储器的分类 主要技术指标 存储容量—每芯片的存储容量 存取时间和存取周期 平均故障间隔时间（MTBF）（可靠性） 功耗 CPU读写存储器的时间必须大于存储芯片的额定存取时间 5.2 随机存储器(MOS型) 要求掌握： SRAM与DRAM的主要特点 几种常用存储器芯片及其与系统的连接 存储器扩展技术 5.2.1 静态存储器SRAM 存储元由双稳电路构成，存储信息稳定 6264芯片的主要引线(28=13+8+4+3) 地址线：A0～A12 数据线：D0～D7 输出允许信号：OE 写允许信号：WE 选片信号：CS1，CS2 6264的工作过程 读操作与写操作 6264芯片与系统的连接 译码电路 译码电路—将输入的一组二进制编码变换为一个特定的输出信号 6264译码—用于选中某一个存储器芯片，从而确定该存储器芯片在内存中的地址范围。 全地址译码与部分地址译码 全地址译码 用全部的高位地址信号作为译码信号，使得存储器芯片的每一个单元都占据一个惟一的内存地址 全地址译码的连接 所接芯片的地址范围 F0000H~F1FFFH 部分地址译码 用部分高位地址信号（而不是全部）作为译码信号，使得被选中得存储器芯片占有几组不同的地址范围 下例使用高6位地址作为译码信号，从而使被选中芯片的每个单元都占有两个地址，即这两个地址都指向同一个单元 优点: 译码器的构成简单 缺点:减小了总的存储空间 部分地址译码的连接 两组地址： F0000H~F1FFFH B0000H~B1FFFH 应用举例 将SRAM 6264芯片与系统连接，使其地址范围为：38000H~39FFFH 使用74LS138译码器构成译码电路 A,B,C端: A19~A13之三 G1端: MEMW与MEMR的与非 G2B与G2A: 剩余的高端 根据要求确定A,B,C, G2B与G2A端的高地址信号 5.2.2 动态随机存储器DRAM 存储元主要由电容构成，由于电容存在的漏电(放电)现象而使其存储的信息不稳定，故DRAM芯片需要定时刷新 典型DRAM芯片2164A 2164A：64K×1bit 采用行地址和列地址来确定一个单元 行列地址分时传送， 共用一组地址信号线 地址信号线的数量仅 为同等容量SRAM芯 片的一半 主要引线 RAS：行地址选通信号。用于锁存行地址 CAS：列地址选通信号。用于锁存列地址 地址总线上先送行地址，后送列地址，它们分别在RAS和CAS有效期间被锁存在锁存器中 DIN： 数据输入 DOUT：数据输出 工作原理 数据读出 数据写入 刷新:将存放于每位中的信息读出再照原样写入原单元的过程——刷新 工作时序 p208~p209 2164A在系统中的连接 p210 图5-18 5.2.3 存储器扩展技术 用多片存储芯片构成一个需要的内存空间 它们在整个内存中占据不同的地址范围 任一时刻仅有一片（或一组）被选中。 存储容量的位扩展 存储器的存储容量 单元数×每单元的位数 当构成内存的存储器芯片的字长小于内存单元的字长时，就要进行位扩展 例5-3 位扩展 用8片2164A芯片构成64KB存储器 位扩展方法 将每片的地址线、控制线并联，数据线分别引出 位扩展特点： 存储器的单元数不变，位数增加 存储容量的字扩展 地址空间的扩展。芯片每个单元中的字长满足，但单元数小于所需内存容量 扩展原则： 每个芯片的地址线、数据线、控制线并联，仅片选端分别引出，以实现每个芯片占据不同的地址范围 例5-4 字扩展 用两片64K×8位的SRAM芯片构成容量为128