第4节_存储器系统.ppt

* 总结： 存储器 地址范围 2716(1) 0000H～07FFH 2716(2) 0800H～0FFFH 2716(3) 1000H～17FFH 2716(4) 1800H～1FFFH 每一片的地址范围是2K，地址低11位完全一致，片选的不同高位地址不同，从而分占不同的地址空间。 * 3) 同时进行位扩充与字扩充 用1K×4的2114芯片组成2K×8的存储器系统 1K×8 * 连接地址线及读写控制线 * 高4位数据线 低4位数据线 2114(1), 2114(2)一组；2114(3), 2114(4)一组；每组8位数据线。 * 增加1条译码输出，地址范围：0400H～07FFH A11 A10 地址 0 0 0000H~03FFH 0 1 0400H~07FFH * 例：一个存储器系统包括2KRAM和8KROM，分别用1K×4的2114芯片和2K×8的2716芯片组成，要求ROM的地址从1000H开始，RAM的地址从3000H开始。 分析：用4片2114(2组)和4片2716(4组)组成系统； ROM为8K，由13根地址线组成，从0000H开始，最高地址为1FFFH，所以地址空间为1000H～2FFFH，因此4片2716各占地址空间为：1000H~17FFH, 1800H~1FFFH, 2000H~27FFH, 2800~2FFFH； RAM为2K，有11根地址线组成，从0000H开始，最高地址为07FFH，地址空间为3000H～37FFH，两片一组，每组各占地址空间为：3000H~33FFH, 3400H~37FFH。 * 由于ROM的单片的存储容量为2K，所以，地址线A10~A0被占用，片选译码信号只能从A11开始，需要6根输出线，故用3条高位地址译码，分别是A13, A12, A11，由于最低地址从1000H开始，所以，译码器的输出从010即Y2开始。 为了节省电路，RAM与ROM用同一译码电路。因此调整1KRAM的地址范围，以2K为单位，分别为3000H～33FFH, 3800H～3BFFH。 Y2,Y3,Y4,Y5,Y6,Y7 * 另外，EEPROM擦除可以按字节分别进行，即改写某一地址中的数据，字节的编程和擦除需10ms，因此可以进行在线编程写入。 * 4.4 存储器系统的设计 存储器芯片与CPU的连接 地址线的连接； 数据线的连接； 控制线的连接。 * 1. 存储器接口中应考虑的问题 一般输出线的直流负载能力为带一个TTL负载，故在小型系统中，CPU可以直接与存储器相连，而在较大的系统中，一般需要连接缓冲器做中介。 2) CPU的时序和存储器的存取速度的配合问题 考虑CPU和存储器的读写速度，必要时需设计电路使CPU加上固定的延时周期TW 。 1) CPU总线的负载能力 * 3) 存储器的地址分配和片选问题 在一个大型的系统中，存储器往往要由多片存储器芯片组成，要通过片选信号来合理设置每一片存储器芯片地址。 4) 控制信号的连接 不同的存储器芯片控制信号的定义各不相同，正确连接控制信号才能正确启动读写周期，使存储器正常工作。常用的控制信号有RD, WR, WAIT等。 * 2. 存储器芯片的片选控制方法 存储器的地址译码是任何存储设计的核心，其目的是保证CPU能对所有的存储单元实现正确寻址。由于目前每一片存储芯片的容量是有限的，所以一个存储器总是由若干个存储芯片构成。这就使得存储器的地址译码被分为片选控制译码和片内地址译码两部分。 片选控制译码：对高位地址译码后产生存储芯片的片选信号； 片内地址译码：对低位地址译码实现片内存储单元的寻址。 * 线选法、全译码法、部分译码法和混合译码法等。 线选法： 当存储容量不大，所使用的存储芯片数量不多，而CPU的寻址空间远远大于存储器容量时，可用高位地址线直接作为存储芯片的片选信号，每一根地址线选通一块芯片。 假定某微机系统的存储容量为4KB，CPU寻址空间为64KB(即地址总线16位)，所用芯片容量为1KB(10位)，那么，可用线选法从高6位地址中任选4位作为4块存储芯片的片选信号。 * * 芯片 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 地址 (1) 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0400H 0 0 0 1 1 1 1 1 1 1 1 1 1 1 07FFH (2) 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0800H 0 0 1 0 1 1 1 1 1 1 1 1 1 1 0BFFH (3) 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1000H 0 1 0 0 1 1 1 1 1 1 1 1 1 1 13FFH (4) 1 0 0 0 0