第6篇 存储器技术.ppt

解： 1）根据题意，主存空间为0000H~0FFFFH，共64KB，其空间分配及各存储空间设计时可选用的存储芯片如下表： 地址空间 空间功能 可选用的存储类型 0000H~1FFFH 系统程序区 EPROM 2000H~7FFFH 用户程序区 SRAM 8000H~7FFFH 保留 0F000H~0FFFFH 系统程序工作区 SRAM 依给定条件，可选用：2片8K×8位EPROM，用于8K×16位系统程序区的设计；6片8K×8位SRAM，用于24K×16位的用户程序区设计；2片4K×8位SRAM，用于4K×16位系统程序工作区的设计。 2）在各存储空间的设计中，首先根据所选用芯片进行位扩展，即2片8K×8位EPROM芯片扩展成8K×16位EPROM模块；2片8K×8位SRAM芯片扩展成8K×16位的SRAM模块；2片4K×8位SRAM芯片扩展成4K×16位的SRAM模块。各模块的位扩展图如图6.18所示。 6.3 高速缓冲存储技术 1．程序的局部性 Cache就是利用程序的局部性原理，把程序中正在使用的部分存放在一个容量较小的缓冲存储器（Cache）中，使CPU的访问操作绝大部分时间针对Cache进行，从而使程序的执行速度大大提高。 2．Cache的工作原理 CPU与Cache之间的数据交换以字为单位，而Cache与主存之间的数据交换以块为单位，一个块由若干个字或字节组成，大小相等，常将Cache的块称为Cache行。在一个时间段内，Cache的某行中存放着主存某块的全部信息，即Cache的某一行是主存某块的副本(或叫映像)。 当CPU访问某一存储单元（按字访问）的内容时，通过地址总线向主存和Cache同时发出访问请求，若访问的内容在Cache中，表示命中，此时，终止内存访问；若访问的内容不在Cache中，表示未命中，此时继续访问内存，并将含有所访问内存单元的相应内存块调入Cache的某行。 ?6.3.2 Cache的管理 1．Cache的映射方式 常用的Cache的地址映射有全相联方式、直接方式和组相联方式 全相联映射方式是主存中一个块可以映射到Cache中的任意一行 直接映射方式也是一种多对一的映射关系，与全相联映射方式的区别在于一个主存块只能映射到cache的一个特定行。直接映射方式的优点是硬件简单，成本低。缺点是每个主存块只有一个固定的行位置可存放，容易产生冲突。 组相联映射方式是把主存按Cache的容量分区，主存中的各区和Cache再按同样大小划分成相等的组，组内再划分为块。 2．替换策略 选择替换策略的主要目的是获得较高的Cache命中率，换句话说，要使得所访问的块不在Cache中的次数为最小，使Cache中尽可能地保存最新数据。 目前常用的替换策略有最不经常使用（LFU）策略，最近最少使用策略和随机替换策略。 1）最不经常使用（LFU）策略 将一段时间内被访问次数最少的Cache行数据替换出去的方法称为LFU算法。 2）最近最少使用（LRU）策略 LRU算法是将近期内长久未被访问的行替换出去。 3) 随机替换策略 随机替换策略就是随机地选取Cache的一行换出，这种策略硬件易于实现，且速度快于LFU和LRU算法，其缺点是可能换出的行随后马上又要使用，从而降低Cache命中率和工作效率。 2．写操作策略 1） 写回法 2）全写法 3）写一次法 6.4 80X86存储器组织 6.4.1 8086/8088的存储器组织 1．存储器的标准结构 存放字时，其低位字节可从奇数地址开始，也可从偶数地址开始；前一种称非规则存放，后一种称规则存放。对规则字的存取可在一个总线周期完成，对非规则字的存取则需两个总线周期才能完成。 8086存储体与总线的连接 8088存储体与总线的连接 2．存储器分段 分段就是把1MB空间分为若干逻辑段，每段最多可含64KB的连续存储单元。每个段的首地址是一个被16整除的数（即最后4位为0），首址是用软件设置的。 运行一个程序所用的具体存储空间可以为一个逻辑段，也可为多个逻辑段。段和段之间可以是连续的、断开的、部分重叠的或完全重叠。 存储器采用分段编址方法进行组织，带来的好处如下： 指令中只涉及16位地址（首地址或在段中的偏移量），缩短了指令长度，从而提高了执行程序的速度。 尽管存储空间多达1MB，但程序执行过程中不需要在1MB的大空间中去寻址，多数情况下只需在一个较小的段中运行。 多数指令的运行都不涉及段寄存器的值，而只涉及16位的偏移量，故分段组织存储也为程序的浮动装配创造了条件。 程序设计者不用为程序装配在何处而去修改指令，统一由操作系统去管理就行了。 3．实际地址和逻辑地址 实际地址，或称物理地址，是指CPU和存储器进行数据交换时使用的地址。对8086来说，是用20位二进制