- 1、本文档共6页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
【2017年整理】BGFG- BGSGAM00-024-小方坯区域1#机清作业岗位规程(最新版)ok1
BGA CHIP PLACEMENTAND ROUTING RULE
BGA是PCB上常用的组件,通常CPU、NORTH BRIDGE、SOUTH BRIDGE、
AGP CHIP、CARD BUS CHIP…等,大多是以bga的型式包装,简言之,80﹪的
高频信号及特殊信号将会由这类型的package内拉出。因此,如何处理BGA
package的走线,对重要信号会有很大的影响。
通常环绕在BGA附近的小零件,依重要性为优先级可分为几类:
1. bypass。
2. clock终端RC电路。
3. damping(以串接电阻、排组型式出现;例如memory BUS信号)
4. EMIRC电路(以dampin、C、pull height型式出现;例如USB信
号)。
5. 其它特殊电路(依不同的CHIP所加的特殊电路;例如CPU的感
温电路)。
6. 40mil以下小电源电路组(以C、L、R等型式出现;此种电路常出
现在AGP CHIP or含AGP功能之CHIP附近,透过R、L分隔出不
同的电源组)。
7. pull low R、C。
8. 一般小电路组(以R、C、Q、U等型式出现;无走线要求)。
9. pull height R、RP。
1-6项的电路通常是placement的重点,会排的尽量靠近BGA,是需要特别
处理的。第7项电路的重要性次之,但也会排的比较靠近BGA。8、9项为一般
性的电路,是属于接上既可的信号。
相对于上述BGA附近的小零件重要性的优先级来说,在ROUTING上的需
求如下:
1. bypass = 与CHIP同一面时,直接由CHIP
pin接至by pass,再由by pass拉出打via接plane;与CHIP不同
面时,可与BGA的VCC、GND pin共享同一个via,线长请勿超
越100mil。
2. clock终端RC电路 = 有线宽、线距、线长或包GND等
需求;走线尽量短,平顺,尽量不跨越VCC分隔线。
3. damping = 有线宽、线距、线长及分组走线等
需求;走线尽量短,平顺,一组一组走线,不可参杂其它信号。
4. EMIRC电路 =有线宽、线距、并行走线、包GND
等需求;依客户要求完成。
5. 其它特殊电路 = 有线宽、包GND或走线净空等需
求;依客户要求完成。
6. 40mil以下小电源电路组 = 有线宽等需求;尽量以表面层完
成,将内层空间完整保留给信号线使用,并尽量避免电源信号在
BGA区上下穿层,造成不必要的干扰。
7. pull low R、C =无特殊要求;走线平顺。
8. 一般小电路组 = 无特殊要求;走线平顺。
9. pull height R、RP = 无特殊要求;走线平顺。
为了更清楚的说明BGA零件走线的处理,将以一系列图标说明如下:
F_1
A
D
F_1
B
A C E
A. 将BGA由中心以十字划分,VIA分别朝左上、左下、右上、右下方向
打;十字可因走线需要做不对称调整。
B. clock信号有线宽、线距要求,当其R、C电路与CHIP同一面时请尽量
以上图方式处理。
C. USB信号在R、C两端请完全并行走线。
D. bypass尽量由CHIP pin接至by pass再进入plane。无法接到的by pass
请就近下plane。
E. BGA组件的信号,外三圈往外拉,并保持原设定线宽、线距;VIA可
在零件实体及3MM placement禁置区间调整走线顺序,如果走线没有层
面要求,则可以延长而不做限制。内圈往内拉或VIA打在PIN与PIN正
中间。另外,BGA的四个角落请尽量以表面层拉出,以减少角落的VIA
数。
F. BGA组件的信号,尽量以辐射型态向外拉出;避免在内部回转。
VCC信号
GND信号
VCC来源
端处理
F_2 为BGA背面by pass的放置及走线处理。
Bypass尽量靠近电源pin。
THERMAL
ANTI
导通铜面
F_3 为BGA区的VIA在VCC层所造成的状况
THERMAL VCC信号在VCC层的导通状态。
ANTI GND信号在VCC层的隔开状态。
因BGA的信号有规则性的引线、打VIA,使得电源的导通较充足。
THERMAL
ANTI
导通铜面
F_4 为BGA区的VIA在GND层所造成的状况
THERMAL GND信号在GND层的导通状态。
ANTI VCC信号在GND层的隔开状态。
因BGA的信号有规则性的引线、打VIA,使得接地
文档评论(0)