ARM7体系结构chapter3(1-8).pptVIP

第3章 ARM7体系结构 3.1 ARM简介 ARM公司简介 3.1 ARM简介 ARM公司简介 3.1 ARM简介 ARM体系结构 3.1 ARM简介 ARM体系结构 指令的条件执行 ADD R0, R0, R1 R0+R1-R0 ADDS R0, R0, R1 ADDEQS R0, R0, R1 第一个例子是一个基本的加法(把 R1 的值增加到 R0)，它不影响状态寄存器。 第二个例子是同一个加法，只不过它导致更改状态寄存器。 最后一个例子是同一个加法，更改状态寄存器。不同在于它是一个有条件的指令。只有前一个操作的结果是 EQ (如果设置了 Z 标志)的时候它才执行。 3.1 ARM简介 各ARM体系结构版本 3.1 ARM简介 各ARM体系结构版本——V1 3.1 ARM简介 各ARM体系结构版本——V2 3.1 ARM简介 各ARM体系结构版本——V3 3.1 ARM简介 各ARM体系结构版本——V4 3.1 ARM简介 各ARM体系结构版本——V5 3.1 ARM简介 ARM处理器核简介 3.1 ARM简介 ARM处理器核简介——ARM7 3.1 ARM简介 ARM处理器核简介——ARM9 3.1 ARM简介 ARM处理器核简介——ARM10 3.1 ARM简介 ARM处理器核简介——SecurCore 3.1 ARM简介 ARM处理器核简介——Xscale 3.2 ARM7TDMI 简介 3.2 ARM7TDMI 简介 3.2 ARM7TDMI 简介 3.2 ARM7TDMI 三级流水线 3.2 ARM7TDMI 三级流水线 3.2 ARM7TDMI 存储器访问 3.2 ARM7TDMI 存储器访问 3.2 ARM7TDMI 存储器访问 3.3 ARM7TDMI的模块和内核框图 3.3 ARM7TDMI的模块和内核框图 3.3 ARM7TDMI的模块和内核框图 3.4 体系结构直接支持的数据类型 体系结构直接支持的数据类型 3.4 体系结构直接支持的数据类型 体系结构直接支持的数据类型 3.4 体系结构直接支持的数据类型 体系结构直接支持的数据类型 3.5 处理器状态 处理器状态 3.5 处理器状态 处理器状态 3.6 处理器模式 简介 3.6 处理器模式 处理器模式 3.6 处理器模式 特权模式 3.6 处理器模式 异常模式 3.6 处理器模式 用户和系统模式 3.7 内部寄存器 简介 3.7 内部寄存器 R14寄存器与子程序调用 3.7 内部寄存器 R14寄存器与异常发生 3.7 内部寄存器 R14寄存器注意要点 3.7 内部寄存器 R14寄存器注意要点 3.7 内部寄存器 R14寄存器注意要点 ARM 和Thumb的区别 Thumb代码所需要的存储空间约为ARM代码的60%-70% Thumb使用的指令数比ARM代码多约30%-40% 若使用32位存储器，ARM代码比Thumb代码快约40% 若使用16位存储器，Thumb代码比ARM快约40%-50% 3.7 内部寄存器 读R15的限制 3.7 内部寄存器 读R15的限制 3.7 内部寄存器 读R15的限制 3.7 内部寄存器 写R15的限制 3.7 内部寄存器 写R15的限制 3.7 内部寄存器 Thumb状态寄存器 3.7 内部寄存器 ARM状态和Thumb状态之间寄存器的关系 3.7 内部寄存器 在Thumb状态中访问高寄存器 3.8 程序状态寄存器 简介 3.8 程序状态寄存器 简介 3.8 程序状态寄存器 简介 3.8 程序状态寄存器 条件代码标志 3.8 程序状态寄存器 条件代码标志 3.8 程序状态寄存器 条件代码标志 3.8 程序状态寄存器 控制位 3.8 程序状态寄存器 控制位 3.8 程序状态寄存器 控制位 3.8 程序状态寄存器 保留位 习题 RISC和CISC系统的区别 冯·诺依曼和哈佛结构的区别 简要介绍流水线工作原理 ARM的处理器模式分类和简要叙述各模式特征 ARM状态和Thumb状态的区别 程序状态寄存器的结构 SPSR_fiq SPSR_irq SPSR_und SPSR_abt SPSR_abt 无 SPSR CPSR CPSR 状态寄存器 R15 R15(PC) R14_fiq R14_irq R14_und R14_abt R14_svc R14 R14(LR) R13_fiq R13_irq R13_und R13_abt R13_svc R13 R13(SP) R12_fiq R12 R12(IP)