一种基于FPGA的高斯随机数生成器的设计和实现.pdfVIP

第34卷第1期 计 算 机 学 报 v01．34No．1 201 1年1月 CHINESEJ()URNAI。OFC()MPUTERS Jan．2011 一种基于FPGA的高斯随机数生成器的设计与实现 谷晓忱 张民选 (国防科学技术大学计算机学院PDL重点实验室长沙410073) 摘要 基于FPGA的高斯随机数乍成器需要满足叮重构、高吞吐牢和高硬件资源使用效率等要求．文中提出了 一种易于硬件实现的状态转换逻辑结构，并给fi{r均匀分印随机数周期和输出位宽的配置方法和配置原则．文中 详细分析了应用“最值分析法”和“静态误筹分析法”求解Box Muller算法实现过程中各操作数化宽的具体过程．硬 件实现结果在XilinxVertex 5上的工作速度为491MHz，吞吐牢为9．82×108samples／second。硬件资源使朋效率 为2．085×106