第5章中央处理器1.pptx

下载文档 降价啦

4
0
约1.06千字
约 109页
2017-06-09 发布于湖北
举报
版权申诉
保障服务

第5章中央处理器1.pptx

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

第5章中央处理器1剖析

计算机组成与系统结构;电子科技大学计算机科学与工程学院;5.1 CPU概述;5.1 CPU概述; 逻辑设计惯例;边沿触发（上升沿、下降沿）;操作时序;逻辑设计惯例;组合逻辑单元;状态元件;时序控制;时序控制;;现代计算机的时钟周期;早期累加器型指令系统数据通路;单总线数据通路;实现方式概述; 实现方式概述;实现方式概述;实现方式概述;4.1.2 实现方式概述;设计步骤：;要实现的MIPS指令 – R型指令;要实现的MIPS指令 – I型指令;要实现的MIPS指令 – J型指令;MIPS指令格式;MIPS指令集需求;MIPS指令集需求;数据通路中的组合部件;数据通路中的组合部件;数据通路中的组合部件;数据通路中的组合部件;数据通路中的存储部件—32位寄存器;数据通路中的存储部件—寄存器堆(Register file);数据通路中的存储部件—理想寄存器堆(Memory);建立数据通路;;R型指令取指电路的设计;数据路径—R型指令;数据路径—R型指令add/sub/and/or/xor);;;Fetch-R;;数据路径—分支指令;数据路径—分支指令;op;数据路径—跳转指令;数据路径—合并;取指电路（满足3种类型指令）;取指电路（满足3种类型指令）;取指电路（满足3种类型指令）;;;;R型指令与Load/Store指令差异（2）;R型指令与Load/Store指令差异（2）- 合并处理 ;;R型指令与Load/Store指令差异（3）- 合并处理;Memory;R型指令与Load/Store指令差异（4）- 合并处理;;;R型指令与Load/Store指令合并(执行Load(lw)型指令);;执行指令：;执行指令：;执行指令：;控制器单元的设计;控制器单元的设计;;控制器单元的设计;控制器单元的设计;控制器单元的设计;控制器单元的设计;控制器单元的设计;控制器单元的设计;控制器单元的设计;控制器单元的设计;控制器单元的设计;控制器单元-Control的设计;Input;?;确定ALU要完成的运算;?;;单周期CPU的性能;R型指令;Lw指令;Sw指令;分支指令;单周期CPU的性能;其它可实现的方式;多周期处理器的实现;多周期处理器的特点;多周期处理器的特点;多周期处理器数据路径;多周期的执行;控制器的实现;控制器的实现;状态流程图;微程序的基本概念;多周期处理器的性能;多周期处理器的性能;流水线处理器;如果每个人顺序洗衣…;如果采用流水线洗衣…;流水线处理器的基本结构;您的消??是什么?