- 7
- 0
- 约7.88千字
- 约 12页
- 2017-06-09 发布于湖北
- 举报
江苏大学数字逻辑课程设计数字时钟要点
JIANGSU NIVERSITY
课程设计报告
学院:计算机科学与通信工程
班级:网络工程
姓名:
学号:
指导老师:
报告日期?:2016年1月15日
目 录
Ⅰ.设计目的 1
Ⅱ.设计内容 1
Ⅲ.设计原理 1
Ⅳ.具体实现 2
(1)顶层图 2
(2)代码 2
1.24进制: 2
2. 60进制: 3
3.动态显示: 4
4. 分频器: 5
5. 二路选择器: 6
6.整点报时: 7
7.闹钟设置: 8
8.alarmcmp: 9
9.消抖: 9
Ⅴ.心得体会 10
Ⅰ.设计目的
设计一个拥有:正常的时分秒计数功能,实现校时校分清零的功能,利用扬声器实现整点报时和闹钟功能的多功能数字钟。
Ⅱ.设计内容
整个系统分成七个模块进行:计时模块、校时模块、整点报时模块、分频模块、动态扫描模块,动态显示模块、闹钟模块。
l、能进行正常的时、分、秒计时功能,分别由6个数码显示24小时、60分钟的计数器显示。
2、能利用实验系统上的按钮实现“校时”、“校分”功能;
3、能利用扬声器做整点报时:
4、定时闹钟功能
5、用层次化设计方法设计该电路,用硬件描述语言编写各个功能模块。
6、报时功能。报时功能用功能仿真的仿真验证,可通过观察有关波形确认电路设计是否正确。
Ⅲ.设计原理
1 计时模块:使用一个二十四进制和两个六十进制计数器级联,构成数字钟的基本框架
原创力文档

文档评论(0)