基于cpld的移动通信调制编码技术的研究报告大学本科毕业论文.docVIP

目 录 第一章 绪论 1 1.1 研究背景 1 1.2 研究思路和方案分析 1 1.3 论文的主要工作 3 第2章 可编程片上系统开发技术 4 2.1可编程逻辑器件简介 4 2.2可编程片上系统开发软件 4 2.3硬件描述语言VHDL简介 6 第三章 系统的组成及工作原理 7 3.1 M序列产生器 7 3.2 QPSK调制解调 8 3.2.1多进制相移键控基本原理 8 3.2.2 QPSK 调制 9 3.2.3 QPSK解调 13 3.2.4 调制解调系统 14 3.3 卷积码编码译码 15 3.3.1纠错编码基础 15 3.3.2卷积码编码 15 3.3.3卷积码的解码 17 3.3.4 卷积码编码译码系统 22 3.4小型移动通信系统 23 第四章 硬件部分 24 第五章 总结 27 参考文献 28 致 谢 29 附录1 30 附录2 39 毕业设计（论文）原创性声明和使用授权说明 原创性声明 本人郑重承诺：所呈交的毕业设计（论文），是我个人在指导教师的指导下进行的研究工作及取得的成果。尽我所知，除文中特别加以标注和致谢的地方外，不包含其他人或组织已经发表或公布过的研究成果，也不包含我为获得 及其它教育机构的学位或学历而使用过的材料。对本研究提供过帮助和做出过贡献的个人或集体，均已在文中作了明确的说明并表示了谢意。 作 者 签 名：　　 　 　　日　 期：　　 　 　　 指导教师签名：　　 　 　　 日　　期：　　 　 　　 使用授权说明 本人完全了解 大学关于收集、保存、使用毕业设计（论文）的规定，即：按照学校要求提交毕业设计（论文）的印刷本和电子版本；学校有权保存毕业设计（论文）的印刷本和电子版，并提供目录检索与阅览服务；学校可以采用影印、缩印、数字化或其它复制手段保存论文；在不以赢利为目的前提下，学校可以公布论文的部分或全部内容。 作者签名：　　 　 　　 日　 期：　　 　 　　 学位论文原创性声明 本人郑重声明：所呈交的论文是本人在导师的指导下独立进行研究所取得的研究成果。除了文中特别加以标注引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写的成果作品。对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。本人完全意识到本声明的法律后果由本人承担。 作者签名： 日期： 年 月 日 学位论文版权使用授权书 本学位论文作者完全了解学校有关保留、使用学位论文的规定，同意学校保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权　　 　 　大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。 涉密论文按学校规定处理。 作者签名： 日期： 年 月 日 导师签名： 日期： 年 月 日 第一章 近年来，随着半导体工艺技术和设计方法的迅速发展，系统级芯片SOC( Systemon-Chip)的设计得以高速发展。但是，由于SOC产品设计具有开发周期相对较长、高成本和高风险等特点，对市场的变化非常敏感，这使得SOC在消费电子、汽车电子、工业设计领域的发展进程仍然缓慢。与此同时，当今的制造工艺能够提供更多更高速的逻辑、更快的/O和更低价位的新一代可编程逻辑器件，现场可编程门阵列CPLD (Complex Programmable Logic Device)己然进入嵌入式应用领域，高性能CPLD也不再局限于引进系统粘合逻辑，也可作为SOC平台由于CPLD的现场可编程特征，它己成为更具灵活性和广泛性发展前景的工业设计平台CPLD可轻易地被修改变更、修复缺陷，或在用户需要升级和配合市场发展时去创制未来的衍生产品。  图1-1 通用DSP方案 通用DSP都是按程序循序执行，即串行构架，这限制了通用DSP不能达到很高的速度。但是调制和编码单元中往往用到滤波器，乘法器，直接频率合成器等需要高速时钟的器件。虽然通用DSP具有哈佛结构，多重总线，超标量流水线，分支预测等先进的技术，但是都不可能从本质上改变程序循序执行的缺点，在需要高速应用的场合通用DSP往往不能胜任。而使用专用 DSP虽然能解决好速度的问题但是可编程能力有限。 下面我们用CPLD代替上面方案中的通用DSP和变频器。方框图如图1-2所示： 图1-2 CPLD方案 CPLD内部有丰富的资源能配置成各种形式的电路。用CPLD代替通用DSP后不仅灵活性没有降低，性能却有极大的提高。CPLD内部能被编成将所有的功能以并行方式执行大大加快了速度。对于要求更高性能使还能使用流水线设计进一步提高数据吞吐量。CPLD可以设计多