SOPC技术及应用 第7章.ppt

  1. 1、本文档共49页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
SOPC技术及应用第7章整理ppt

第7章 Avalon接口规范 7.2 术语与概念 7.2.1 Avalon交换结构: Avalon交换结构(Switch Fabric)是系统模块的主干,是SOPC设计中外设之间通信的主要通道。 Avalon交换结构由各类控制、数据和地址信号以及仲裁逻辑组成,将构成系统模块的外设连接起来。Avalon交换结构是一种可配置的总线结构,它可以随着用户的不同互联需求而改变。它由SOPC Builder自动生成,系统用户不需要关心总线与外设的具体连接。 7.2.2 Avalon外设: Avalon外设是Avalon存储器映射外设的简称 Avalon外设包括存储器、处理器、UART、PIO、定时器、总线桥及用户自定义Avalon外设等。 任何用户自定义逻辑只要提供了连接到Avalon交换结构的Avalon信号(如地址、数据和控制信号),就能成为Avalon外设。除了Avalon信号外,外设可以拥有自定义的端口信号,用来连接系统模块外的用户自定义逻辑。 Avalon外设分为主外设和从外设两类。 7.3 Avalon信号 Avalon接口规范定义了主端口和从端口之间通过Avalon交换结构传输数据所需的信号和时序。 Avalon接口规范定义了Avalon外设可能使用的信号类型,如address、data、chipselect等。Avalon外设的每一个信号都要指定一个有效的Avalon信号类型,以确定该信号的作用。对于每种信号类型,Avalon端口都只能具有一个信号类型。 Avalon信号类型可分为从端口信号和主端口信号两类。 Avalon接口信号可配置。对于某个外设,并不是用到所有的Avalon信号。只需根据需要选择必需的信号类型。 Avalon总线传输分为主传输类型和从传输类型两个部分。大多数用户只关心从传输。 Avalon从端口的信号类型 7.4 Avalon从端口传输 以从外设的视角来看,数据传输发生在外设的从端口和Avalon总线模块之间。 7.4.2 从端口基本读传输 具有一个等待周期的从端口读传输时序图 SIF Master Port Slave Port clk address read chipselect waitrequest readdata Address Control Data CPU / DMA RAM / Periph. (2)具有可变等待周期的从端口读传输 变化的等待周期允许从端口根据提供数据的需要将Avalon交换结构暂停任意多个周期。具有该属性的从端口向Avalon交换结构提供数据所需的时间是不固定的。使用可变的等待周期属性时, Avalon从端口须包含输出信号waitrequest。 (A) 第一个周期在clk的上升沿开始。 (B) Avalon交换架构发出地址和read信号。 (C) Avalon交换架构对地址进行译码,然后驱动chipselect信号。 (D) 从端口在下一个clk的上升沿前置waitrequest信号有效。 (E) Avalon交换架构在clk的上升沿采样waitrequest, waitrequest是有效的,所以在此时钟沿 readdata没被捕获。 (F) waitrequest可能会持续一个不确定数目的周期。 (G) 从端口提供有效的readdata。 (H) 从端口置waitrequest无效。 (I) Avalon交换架构在下一个clk的上升沿捕获readdata,读传输就此结束。下一个周期在此开始,另一次传输也可由此开始。 具有可变等待周期的从端口读传输时序图 可变等待周期采用 waitrequest信号实现 2. 建立时间 一些外设,如大多数常用的片外异步外设,在发出read信号之前,需要地址和chipselect信号先稳定一段时间。具有建立时间的Avalon传输可以满足上述的建立时间的要求。 具有建立时间的读传输所使用的信号和基本读传输使用的信号相同,不同点只在于信号的时序。 SIF Master Port Slave Port clk address read_n chipselect readdata Address Control Data CPU / DMA RAM / Periph. clk address read_n chipselect readdata A B C D E F G H Setup Cycle Wait Cycle 具有建立时间和固定等待周期的从端口读传输 (

文档评论(0)

zyzsaa + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档