VHDL语言的基本语法.pptVIP

;;2、VHDL语言的数字;2.2 以数制基数表示的文字： 数制#基数#指数 数制和指数部分是用十进制数表示的数。指数部分的数如果是0可以省去不写。现举例如下：;3、字符串型文字 字符是用单引号引起来的ASCII字符，可以是数值，也可以是符号或字母，如：‘R’，‘A’，‘*’，‘Z’。 而字符串则是一维的字符数组，须放在双引号中。VHDL中有两种类型的字符串：文字字符串和数位字符串。;文字字符串是用双引号引起来的一串文字，如： “ERROR”，“BOTH S AND Q EQUA TO L”，“X”，“BB$CC”;例如：B“1_1101_1110” --二进制数数组，位矢数组长度是9 X“AD0” --十六进制数数组，位矢数组长度是12;4、下标名及下标段名 下标名用于指示数组型变量或信号的某一元素，如：a(2) , b(n);SIGNAL A，B，C：BIT_VECTOR(0 TO 7)； SIGNAL M：INTEGER RANGE 0 TO 3； SIGNAL Y，Z ：BIT； Y=A(M)； --M是不可计算型下标表示 Z=B(3)； --3是可计算型下标表示 C (0 TO 3)=A (4 TO 7)； -以段的方式进行赋值 C (4 TO 7)=A (0 TO 3)； -以段的方式进行赋值;1、常数（Constant） 常数是一个固定的值，主要是为了使设计实体中的常数更容易阅读和修改。常数一旦被赋值就不能再改变。一般格式：;常量的使用范围取决于它被定义的位置:;2、变量( Variable ) 变量是一个局部变量，它只能在进程语句、函数语句和过程语句结构中使用，用作局部数据存储。变量常用在实现某种算法的赋值语句中。;变量赋值语句的语法格式如下：;[例] VARIABLE x, y :REAL;;3、信号（Signal） 信号是描述硬件系统的基本数据对象，它类似于连接线。它除了没有数据流动方向说明以外，其他性质与实体的端口（Port）概念一致。 信号说明格式为：;在程序中: (1) 信号值的代入采用“=”代入符，而且信号代入时可以附加延时。 (2) 变量赋值时用“：=”，不可附加延时。 (3) 信号的初始赋值符号仍是“：=”。;例 进程1： PROCESS（A，B，C，D） BEGIN D=A; X=B+D; D=C; Y=B+D; END PROCESS;;信号与变量的区别;（3）赋值生效的时间不同;三、VHDL语言的数据类型;标量型(SCALAR TYPE)：属单元素的最基本的数据类型，通常用于描述一个单值数据对象，它包括实数类型、整数类型、枚举类型和时间类型。 复合类型(COMPOSITE TYPE)：可以由细小的数据类型复合而成，如可由标量复合而成。复合类型主要有数组型(ARRAY)和记录型(RECORD)。 存取类型(ACCESS TYPE)：为给定的数据类型的数据对象提供存取方式。 文件类型(FILES TYPE)：用于提供多值存取类型。;1．VHDL的预定义数据类型 VHDL的预定义数据类型都是在VHDL标准程序包STANDARD中定义的，在实际使用中，已自动包含进VHDL的源文件中，因而不必通过USE语句以显式调用。;1) 布尔(BOOLEAN)数据类型; 位数据类型也属于枚举型，取值只能是1或0。位数据类型的数据对象，如变量、信号等，可以参与逻辑运算，运算结果仍是位的数据类型。VHDL综合器用一个二进制位表示BIT。在程序包STANDARD中定义的源代码是： TYPE BIT IS (‘0’，‘1’)； ; 位矢量只是基于BIT数据类型的数组，在程序包STANDARD中定义的源代码是： TYPE BIT _VECTOR IS ARRAY(NATURAL RANGE)OF BIT；; 整数类型的数代表正整数、负整数和零。; 自然数和正整数是整数的一个子类型。 在STANDARD程序包中定义的源代码如下： SUBTYPE NATURAL IS INTEGER RANGE 0 TO INTEGER HIGH； SUBTYPE POSITIVE IS INTEGER RA