第1章 5.ARM接口设计技术.ppt

嵌入式系统原理与接口技术 第五章 基于ARM的嵌入式硬件平台 设计 5.1 基于ARM的嵌入式硬件平台体系结构 一、基于S3C44BOX微处理器嵌入式硬件平台体系结构 二、Samsung S3C44B0X 在ARM7TDM基础上增加8KB 的Cache； 外部扩充存储器控制器 （FP/EDO/SDRAM控制、片选逻辑）； LCD控制器（最大支持256色的DSTN），并带有1个LCD专用DMA通道； 2个通用DMA通道/2个带外部请求引脚的DMA通道； 2个带有握手协议UART，1个SIO； 1个多主I2C总线控制器； 1个IIS总线控制器； 5.2 S3C44BOX存储系统的特征 支持数据存储的大/小端选择(通过外部引脚和程序进行选择); 地址空间：具有8个存储体，每个存储体可达32Mb，总共可达256MB; 对所有存储体的访问大小均可进行改变（8位／16位／32位）; 8个Bank中，Bank0－Bank5可支持ROM、SRAM；Bank6、Bank7可支持ROM、SRAM和FP／EDO／SDRAM等; 7个存储体的起始地址固定，1个存储体的起始地址可变。 Bank6和Bank7的详细地址与空间的地址关系 2.Bank0总线宽度 Bank0（nGCS0）的数据总线宽度可配置为8位、16位或32位。因为Bank0是系统BOOT ROM所在空间，所以必须在第一次访问ROM前设置Bank0数据宽度。数据宽度通过OM[1:0]引脚上的逻辑电平的设置来确定，如表所示： 缺点： 只用I/O指令访问I/O端口，功能有限且要采用专用I/O周期和专用I/O控制线，使微处理器复杂化。 缺点： 一是I/O接口要占用存储器地址空间的一部分；二是因不用专门的I/O指令，程序中较难区分I/O操作。 1.S3C44B0X端口配置 每个端口的功能通常在主程序前被定义。每个I/O的引脚一般都是多功能，可以通过相关的控制寄存器对该引脚进行选择和设定。如果一个引脚的多功能没有使用，该引脚将被这设置为I/O端。在引脚配置之前，需对引脚的初始化状态进行设定。 2.S3C44B0X端口控制寄存器 I/O端口的各种功能主要是通过对端口的控制寄存器进行设置而实现的。通过对各个控制器的说明来介绍I/0端口能实现的功能。 端口配置寄存器（PCONA～G） 在S3C44B0X中，大多数引脚都是多功能引脚，因此使用前应对每个引脚选择功能。对端口配置寄存器设置可确定每个引脚的功能。 端口数据寄存器 （PDATA～G） 当端口被设置为输出端口，则输出数据可被写入PDATn的相应位中；当端口被设置为输入端口，则输入数据被从PADTn的相应位中读出。 3.S3C44B0X UART的操作 数据的发送 数据发送的数据帧是可以编程的，它包含一个起始位、５～８个的数据位、一个可选的奇偶位和１～２停止位，具体可通过行控制寄存器（ULCONn）来定义。发送器可产生发送中止条件． 　　 中止条件迫使串口输出保持在逻辑０状态，该状态保持超过一帧数据传输的时间。通常在一帧数据完全地传输完后，通过这全０状态中止信号发送；在中止信号发送完后，继续将传输数据写入TxFIFO中。 数据的接收 同数据发送一样，接收的数据帧也是可以编程的，接收器还可检测到溢出错误、奇偶错误、帧错误和中止状况，每种情况都会将一个对应的错误标志置位。 在FIFO模式下，如果接收器在3个字的时间内没有接收到任何数据，就认为发生了接收超时状况。 自动流控制（AFC） S3C44b0X的UART通过nRTS（发送请求信号）和nCTS（清除发送信号）支持自动流控制，实现UART之间的互联，如果用户把UART连在Modem上，就需要将UMCONn寄存器的自动控制流位设定为失败，而由软件来控制发送请求信号。 非自动流控制 非自动流控制下，nRTS和nCTS由S/W所控制。 AFC不支持RS_232接口，如果用户要连接到调制解调器接口，就需要nRTS、 nCTS、 nDSR、 nDTR、DCD 和nRI信号。这种情况下，用户可利用软件通过S/W用通用I/0口来控制这些信号。 中断/DMA请求的产生 S3C44B0X的每个UART都有7个状态信号：溢出错误、奇偶校验错误、帧错误、中止、接收FIFO/Buffer数据准备就绪、发送FIFO/Buffer空和发送移位寄存器空，所有这些状态都由对应的UART状态寄存器(UTRSATn/UERSTATn)中的相应位来表示。 溢出错误、奇偶校验错误、帧错误和中止状态都被认为是接收错误状态，如果UCONn中的“接收错误状态中断使能位”被置