- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
哈工大的多核处理器体系结构课件
* Tilera 100 core * 同构多核-全对称多核 Single chip cloud 50+ core * * * * 对于多核CPU,优化操作系统任务调度算法是保证效率的关键。一般任务调度算法有全局队列调度和局部队列调度。前者是指操作系统维护一个全局的任务等待队列,当系统中有一个CPU核心空闲时,操作系统就从全局任务等待队列中选取??? 就绪任务开始在此核心上执行。这种方法的优点是CPU核心利用率较高。后者是指操作系统为每个CPU内核维护一个局部的任务等待队列,当系统中有一个CPU内核空闲时,便从该核心的任务等待队列中选取恰当的任务执行,这种方法的优点是任务基本上无需在多个CPU核心间切换,有利于提高CPU核心局部Cache命中率。目前多数多核CPU操作系统采用的是基于全局队列的任务调度算法。? * * Intel双核的核心技术 Homogeneous Multi-core Each with its own execution resources Each with its own L1 cache 32K instruction and 32K data 8-way set associative; 64-byte line Both cores share the L2 cache 2MB 8-way set associative; 64-byte line size 10 clock cycles latency; Write Back update policy EXE Core FP Unit EXE Core FP Unit L2 Cache L1 Cache L1 Cache System Bus (667MHz, 5333MB/s) * Intel双核的核心技术(续) Shared between the two cores Advanced Transfer Cache architecture Reduced bus traffic Both cores have full access to the entire cache Dynamic Cache sizing Bus 2 MB L2 Cache Core1 Core2 Enables Greater System Responsiveness * Intel双核的核心技术(续) Streaming SIMD Extensions (SSE) Decoder Throughput Improvement High Performance Computing Digital Photography Digital Music Video Editing Internet Content Creation 3D 2D Modeling CAD Tools SSE/SSE2 Instruction Optimization Floating Point Performance Enhancement New Enhanced Streaming SIMD Extensions 3 (SSE3) Providing True SIMD Integer Floating Point Performance! * Intel四核 * Intel Core微架构 Many Integrated Core Architecture * Single chip cloud 50+ core * 产业界多核处理器竞争激烈 AMD公司的多核心处理器 Intel公司的多核心处理器 IBM公司的多核心处理器 SUN/HP公司的多核心处理器 * IBM公司的多核产品 2001,双核RISC处理器Power4 2006,Cell处理器 * A Heterogeneous Multi-core Architecture 非对称多核CPU是将不同功能的专用内核整合到一个芯片上,等待处理的任务先由“任务分析与指派系统”分析其构成,然后把任务分解发送到各内核中,各内核只负责自己的工作,将运算结果交还“结果收集与汇总”。 * A Heterogeneous Multi-core Architecture * Cell Broadband Engine is a trademark of Sony Computer Entertainment, Inc. * Cell处理器的主要特征 Cell是以 IBM 所研发的 64 位元 Power 微处理器为核心,结合8个独立的浮点数运算单元所构成的非对称多核心处理器。 它共有9个CPU内核采用“1+8模式”,一个Power架构RISC型64位CPU内核“PPE”和8个浮点处
文档评论(0)