第三章ts201系统组成修改.pptVIP

Instruction Line Considerations Instruction Line Considerations 第三章ADSP-TS20xS Tigersharc? 硬件设计 硬件设计 3.1 电源 ADSP-TS201S 处理器有以下几个电源： VDD(内部逻辑) VDD_A(模拟 PLL) VDD_IO(外部 I/O) 可选的VDD_DRAM(DRAM) 注：外部VDD_DRAM的供电只在内部DRAM电压整流器失能的情况下使用。 电压范围 1.VDD供电 VDD电源引脚用来给所有的内部逻辑供电，除了DRAM，I/O和PLL。 2.VDD_A供电 两个VDD_A电源引脚用来直接对PLL进行供电。这些引脚要与VDD电源引脚隔离，所以要加额外的去耦和滤波电路减少噪声。 对于多处理器设计，ADI建议对每一个处理器进行单独供电。 3.VDD_IO供电 VDD_IO对所有的I/O模块供电，包括所有的链路口LVDS。当使能内部VDD_DRAM电源，VDD_IO也对整流器提供电流。 4.VDD_DRAM供电 ADSP TS201包含一个可选的对嵌入式DRAM进行供电的内部电源。假如电源失能，必须由外部电压来供电。假如电源使能，VDD_IO将被用来产生VDD_DRAM的供电电源。 电源加电顺序 假如使能内部VDD_DRAM整流器，VDD/VDD_A和VDD_IO的加电不分先后顺序 。 假如失能内部VDD_DRAM整流器，VDD和VDD_IO加电不分先后顺序，然而，VDD_DRAM必须在VDD_IO后加电。 连到ADSP-TS20xS上的3.3V供电器件：FPGAs、ASICs或存储器应该在VDD_IO后加电。 多处理器系统电源设计 对于多片ADSP TS201S处理器系统可采用集中供电方式或分布式供电方式。 集中供电方式是指各处理器的同一种电源由一个电源芯片供电。 分布式供电方式是指各处理器的同一种电源由几个电源芯片供电，每个电源芯片只给一个ADSP TS201S处理器供电。 集中供电方式电路简单，成本较低。分布式供电方式有较高的可靠性，较低的电源噪声与干扰。综合考虑，推荐采用分布式供电方式。 3.2 复位 TS20xS有四类复位：上电复位，正常复位，DSP核复位和JTAG/Emulator复位。 上电复位,上电复位期间，电源电压正上升到其额定值，/RST_IN引脚必须有效(低)，在电压稳定后保持2mS的低电平。另外，电压稳定之后，/RST_IN无效之前，SCLK必须运行2mS并保持稳定。 正常复位,正常复位定义为上电复位后的任何芯片复位。要求电源，SCLK和其他信号必须稳定。 DSP核复位,设置寄存器EMUCTL中的SWRST位复位DSP核，外部端口和I/O口则不会复位。有时也指DSP软件复位。 /TRST JTAG和Emulator复位,/TRST复位引脚不仅复位JTAG端口，也为Emulator接口提供复位信号。 复位引脚 与ADSP_TS201S的复位电路相关的四个外部引脚为/RST_IN,/RST_OUT,/POR_IN以及TRST。其中三个引脚/RST_IN,/RST_OUT,/POR_IN与核以及DRAM的复位有关。/TRST是JTAG和Emulator复位引脚。 /RST_IN是芯片硬件复位引脚输入，/RST_OUT为/RST_IN在芯片内部的同步延迟。/POR_IN用来复位内部DRAM。 复位电路接法 复位信号的产生方法 3.3 程序加载方式 /BMS引脚 /BMS引脚用来设置EEPROM(默认)或外部加载模式。 要改变默认值，在/BMS和VDD_IO之间加一500Ω的上拉电阻。 3.4 时钟系统 ADSP TS201S的时钟系统包含以下几种： SCLK系统输入时钟 CCLK内核时钟 SOCCLK SOC总线工作时钟 LxCLKOUT链路口输出时钟 各时钟介绍 SCLK系统输入时钟。DSP的簇型总线系统输入时钟是ADSP TS201外部口的定时时钟，由SCLK引脚输入。 CCLK内核时钟。是ADSP TS201内核工作时钟，最高达600MHZ。CCLK频率=SCLK频率×SCLKRAT。 SCLKRAT用SCLKRAT2-0引脚编程确定。 SOCCLK为SOC总线工作时钟，它等于CCLK频率的一半。 LxCLKOUT链路口输出时钟,它等于CCLK频率的1/RC。RC的值可编程确定。 系统中时钟信号的速率 内核工作在高的时钟频率 ? 内核时钟由SCLK倍频得到的CCLK提供 外部接口工作在低的时钟频率SCLK ? 多处理器总线 ? HOST接口 ? 外部存储器 ? 外部总