第2章_MC9S12DG128的结构与工作原理精品.ppt

基于HCS12的嵌入式系统设计 合肥工业大学 吴 晔，张 阳，滕 勤 第2章 MC9S12DG128的结构与工作原理 本章内容 MC9S12DG128的内部结构 MC9S12DG128引脚功能 MC9S12DG128的运行模式 MC9S12DG128的存储器组织 概述 MC9S12DG128的内核是16位中央处理单元CPU12，有29个独立的数字I/O口（A、B、K和E），20个独立的数字I/O口（H、P、J）具有中断和唤醒功能。 MC9S12DG128内部为16位数据通道，外部总线可以按照8位数据窄总线模式操作，允许与8位数据总线的存储器连接，以降低成本。 根据系统需求，PLL电路允许调整电源功耗及性能。 概述 MC9S12DG128主要特性： 16位 HCS12 CPU 内部存储器 128 KB Flash 8 KB RAM 2KB EEPROM 概述 外围设备 2个增强型串行通信接口（SCI） 2个串行外设接口（SPI） 3个 MSCAN 模块 1个I2C总线接口 2个8通道10位 A/D 8通道16位增强型捕捉定时器（ECT） 8通道8位或4通道16位 PWM 2.1 MC9S12DG128的内部结构 MC9S12系列单片机的芯片主要有两种封装形式，即80脚的QFP (Quad Flat Pack)和112脚的LQFP (Low profile Quad Flat Pack)，个别子系列还有其它封装形式，如48脚。 由于各子系列中的存储器类型、容量和功能模块不完全相同，因此，不同芯片之间引脚功能略有差异，引脚标号不一定兼容。 但在每个子系列中，例如，所有128kB Flash的MC9S12D系列的单片机，功能相同的引脚都兼容。 2.1 MC9S12DG128的内部结构 2.1 MC9S12DG128的内部结构 图2.1为MC9S12DG128的内部结构框图，其中功能模块按照112引脚封装给出。MC9S12DG128单片机的112个引脚中，除了地址、数据、控制三总线外，主要是I/O引脚，多数引脚具有两种或两种以上的功能。 图中左、右两部分分别是单片机的核心和接口部分，包括CPU12、存储器、通用I/O、电压调整模块、后台调试模块、系统运行监视模块、时钟产生模块、系统集成模块、外部总线接口、A/D转换器、增强型捕捉定时器模块、脉宽调制模块、串行通信接口、CAN总线接口、Byteflight接口、字节数据链路通信接口和管脚中断逻辑。 2.1 MC9S12DG128的内部结构 2.1.1 CPU12内核(Star Core) 中央处理单元CPU (Central Processing Unit) CPU执行68HC12 CPU指令集结构，用3级指令队列来提升代码执行效率。 中断逻辑INT (Interrupt) INT子模块与CPU相互配合来提供2～122个具有控制位I的可屏蔽中断矢量(配置在系统集成模块内)、1个具有控制位X的可屏蔽中断矢量和2个非屏蔽中断矢量、3个复位矢量，处理可服务的中断，从等待或停止模式唤醒系统。 模块映射控制MMC (Module Mapping Control) MMC子模块控制着地址空间映射，产生存储器选择和外设选择(由IP总线译码)以及多路复用地址和数据信号。 2.1 MC9S12DG128的内部结构 2.1.1 CPU12内核(Star Core) 多路复用外部总线接口MEBI (Multiplexed External Bus Interface) MEBI子模块作为4个8位端口(A、B、E、K)的外部总线控制器，完成操作模式的解码和内核初始化。 断点BKP (Breakpoint) BKP子模块通过提供硬件断点来参与软件调试。BKP支持双地址和全断点模式，分别与两个地址或一个地址与数据的组合匹配，启动软件中断SWI (Software Interrupt)或使系统进入后台调试模式。BKP子模块还分别在特定的指令中断前或匹配后第一个指令边界处，支持加标记的或强制的断点。 后台调试模式BDM (Background Debug Mode) BDM子模块为片上硬件提供了由内核实现的单线后台调试通信系统，并可作为开发系统主机的单线串行接口。 2.1 MC9S12DG128的内部结构 2.1 MC9S12DG128的内部结构 2.1 MC9S12DG128的内部结构 2.1.1 CPU12内核(Star Core) CPU12内部结构 【组成】算术逻辑运算单元ALU、CPU控制逻辑电路、CPU寄存器和指令队列。 内部采用16位数据总线，各部件通过内部总线相连，外部数据总线8/16位可选。 （1）20位的ALU部件