QuartusII应用向导分解.pptVIP

第4章 Quartus II应用向导 QuartusⅡ软件的操作顺序： 编写VHDL程序（使用Text Editor） 编译VHDL程序（使用Complier） 仿真验证VHDL程序（使用Waveform Editor、Simulator） 进行芯片的时序分析（使用Timing Analyzer） 安排芯片脚位（使用Floorplan Editor） 下载程序至芯片（使用Programmer） §4.1 QuartusⅡ的HDL输入法 在对工程进行编译处理前，要进行一些相应的设置。 1、选择FPGA目标芯片 选择Assignments - Device，选择ACEX1K系列EP1K30TC144-3为目标芯片，如图4－5。 目标芯片的选择也可在创建工程的时候选择确定。 四、 引脚设置与硬件验证 * * 一、建立工作库文件夹和编辑设计文件 新建文件夹 可以利用windows的资源管理器，新建一个文件夹，如ｄ:\edaexe，文件夹不能用中文，不能建在桌面，也不要建在C盘。 下面以十进制计数器设计为例介绍QuartusⅡ VHDL文件的使用方法，使用的版本是QuartusⅡ9.0。 2、创建工程 执行File - New Project Wizard命令如图4－1， 建立工程，工程名可直接用文件的实体名，如图4－2中CNT10。 图4-1 创建工程 图4-2 创建工程CNT10 3. 新建VHDL文件 执行File - New…命令，弹出图4-3对话框选择VHDL File。 图4-3 新建VHDL文件 3. 编辑VHDL文件 输入VHDL程序，结束后另存文本文件File - save as…为CNT10， 如图4－4。 图4-4 输入VHDL源程序 二、编译VHDL文件 图4-5 芯片选择 2、器件的其他设置 在图4-5中，单击Device and Pin Options如下图4-6， 在general-options中选择Auto-restart configuration after error, 在Configuration项选择Passive Parallel synchronous, 在Unused Pins项选择As Output Ground。其它可不选。 图4-6 3、选择确认VHDL语言版本 在category - Analysis Synthesis Settings 一栏选择VHDL。 图4-7 选择VHDL版本 4、 全程编译 选择Processing - Start Compilation命令，启动全程编译。 图4-8 编译 三、 时序仿真 1、打开波形编辑器 选择File - New - Vector Waveform File ，单击OK，启动波形编辑器如图4－10. 图4-9 打开波形编辑器 图4-10 波形编辑器窗口 2、设置仿真时间区域 选择Edit - End Time 设置仿真时间。 图4-11 设置仿真时间 3、波形文件存盘 选择File - Save As命令，以默认名cnt10.vwf 存盘。 4、将工程CNT10的端口信号节点选入波形编辑器中 选择 View - Utility Windows - Node finder命令，弹出如下对话框，在Filter下拉表中选择“Pins:all”，然后单击list按钮，于是在下方的Node Found 窗口中出现cnt10工程中的所有端口引脚名。 图4-12 信号节点查询窗口 5、将工程CNT10的端口信号节点拖入波形编辑器中 图4-13 把信号节点拖入编辑器 6、 编辑输入波形(输入激励信号) 单击时钟信号CLK，使之变成蓝色条，再单击左列的时钟设置键。单击ENA，在左列的窗口选“1”，然后在ENA的某一区域拖出一块蓝色区域，单击左列的“0”。依次编辑CLR，出现如下窗口，然后存盘。 图4-14 编辑输入信号 7、仿真器参数设置 选择Assignment - Settings ，在Category栏选择Simulation Settings 如图，在Select simulation options选择Timing。 图4-15 仿真器参数设置 9、观察仿真结果 8、启动仿真器 选择Processing - Start Simulation 命令，直到出现Simulation was successful，仿真结束。 图4-16 仿真结果 10、 应用RTL电路图观察器 选择Tool - Netlist Viewers命令，选择RTL Viewer可看到生成的RT